• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.136-144
• /
• 2004

2차원 소자 시뮬레이터를 이용한 AC 해석 결과를 토대로 ESD 보호용 소자의 AC 등가회로 모델링을 시도한다. NMOS 보호용 트랜지스터의 AC 등가회로는 다소 복잡한 형태로 모델링되며, 이를 간단히 RC 직렬회로로 모델링할 경우 주파수 영역에 따라 오차가 크게 발생할 수 있음을 설명한다. 또한 싸이리스터형 pnpn 보호용 소자의 등가회로는 간단히 RC 직렬회로로 모델링될 수 있음을 보인다. 추출한 등가회로를 이용한 회로 시뮬레이션에 근거하여, 주요 RF 회로의 하나인 LNA에 ESD 보호용 소자를 장착할 경우 보호용 소자의 기생성분이 LNA의 특성에 미치는 영향에 대해 조사해 본다. NMOS 보호용 트랜지스터를 단순히 커패시터 하나만으로 모델링할 경우 회로특성의 예측에 큰 오류가 발생할 수 있음을 설명한다. 또한 제시한 pnpn 보호용 소자를 사용할 경우 보호용 소자의 장착에 의한 LNA 회로의 특성 열화가 크게 감소될 수 있음을 확인한다.

• 한국정밀공학회지
• /
• 제21권12호
• /
• pp.44-51
• /
• 2004

In a micro-EDM, it is well known that an RC circuit is suitable as a discharge circuit because of its low pulse width and relatively high peak current. To increase machining speed without changing unit discharge energy, charge resistance should be decreased. But, when the resistance is very low, continuous (or normal) arc discharge occurs, electrode wear increases and machining speed is reduced remarkably. In this paper, an RC circuit with transistors is used in a micro-EDM. Experimental results show that the RC circuit with transistors can cut off a continuous (o. normal) arc discharge effectively if the duty factor and switching period of the transistor are set up optimally. Through experiments with varying charge resistances, it is shown that the RC circuit with transistors has about two times faster machining speed than that of an RC circuit.

• 대한전자공학회논문지
• /
• 제7권1호
• /
• pp.9-17
• /
• 1970

부임피던스 변환기를 사용한 능동 RC 여파기의 RC 회로망의 극의 최적치 선정방법과 안정도 개선책을 논했다. 아울러 실제예로 차단주파수 3.4KC, 모듈라각 55°인 2차연린 Chebyshev 특성을 갖는 저주파 능동 RC 여파기를 설계하여 실험한 결과 이론치와 잘 일치했으며 동작 또한 안정했다.

• 한국항해항만학회지
• /
• 제26권1호
• /
• pp.127-136
• /
• 2002

항공 대잠수함전에 사용되는 방향주파수분석저장 소노부위 (DIFAR Sonobuoy)에 방위정보를 제공하는 플럭스-게이트 콤파스의 위상감응검출 (PSD) 회로 설계와 구현에 관해서 기술하였다. PSD 회로는 쌍동-T RC 회로망을 갖는 능동형 대역필터로 구성하였다. PSD 회로에 대한 성능실험 결과, 대역통과 필터가 지구자장 방향에 비례하는 2Fe의 2차 고조파 신호를 효과적으로 걸러냄을 확인하였다. 그 결과 방위 신호 정보를 획득할 수 있었다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2380-2386
• /
• 2013

이 논문에서는 2차-RC 필터와 sample-hold 커패시터로 구성된 루프필터와 단방향 전하펌프를 가진 위상고정루프를 제안하였다. 제안된 위상고정루프의 목적은 전하펌프의 전류 불일치에 의한 기준 신호 의사 잡음을 개선 한다는 것이다. 또한 이를 통하여 위상 잡음 특성도 개선하였다. 회로는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.42-50
• /
• 2003

본 논문에서는 시스템의 클럭을 안정적으로 공급하는 집적화 한 내장형 RC oscillator의 구현에 관한 논문이다. 기존의 RC oscillator는 온도에 따라 주파수변화가 약 15%정도 변화가 있는데 이는 온도에 따른 저항값의 변화와 schmit trigger의 기준전압이 온도에 따라 변화하기 때문이다. 본 연구에서는 온도에 따른 주파수 변화를 최소화하는 방법으로 CMOS bandgap과 온도에 따른 전류의 변화를 이용하였다. CMOS bandgap으로 기준 전압을 얻고 온도에 따라 증가하는 전류원과 온도에 따라 감소 하는 전류원을 서로 합하면 온도에 따라 일정한 전류를 얻어 주파수의 변화를 약 3%이내로 유지하는 회로를 제안한다.

• 전자공학회논문지C
• /
• 제36C권7호
• /
• pp.1-9
• /
• 1999

본 논문에서는 칩 내부 회로 연결선의 모형으로 많이 사용되는 RC-class 회로에 대하여 시뮬레이션을 수행하지 않고 지연 시간을 계산할 수 있는 해석적 3차 근사 기법을 제시한다. 본 논문에서 제시하는 3차 근사 기법은 기존의 2차 근사 기법에 비해 크지 않은 수행 시간을 필요로 하면서도 보다 정확한 결과를 보장한다. 이 해석적 3차 근사 기법은 일반적인 q 차 AWE(Asymptotic Waveform Evaluation)기법의 계산 결과와 비교해 허용 가능한 수준의 오차를 보장하며, 계산 시간의 단축과 함께 수치적으로 안정된 값을 제공한다. 제안하는 기법의 첫 알고리즘은 3차의 근사를 위해 8개의 모멘트를 필요로 하며, 보다 정확한 지연 시간의 근사가 가능하다. 둘째 알고리즘은 3차의 근사를 위해 6개의 모멘트를 필요로 하며, 첫 알고리즘보다 정확도는 뒤지나 빠른 근사가 가능하다.

• 대한전자공학회논문지
• /
• 제6권3호
• /
• pp.52-52
• /
• 1969

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.54-62
• /
• 2003

OTA를 이용한 전류-제어 인덕터를 시뮬레이션하기 위한 체계적인 합성 과정을 기술했다. 그 합성 과정을 통해 세 개의 시뮬레이티드 인덕터를 설계했고, 그 중에서 두 개는 새롭게 설계된 것이다. 또한, 이 합성 과정을 전류-제어 FDNR 설계에 적용했다. 설계된 회로들의 동작 원리를 제시했고, 실험을 통해 설계 이론의 타당성을 증명했다. FDNR을 전류-제어 대역-통과 여파기에 응용한 예도 제시했다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 춘계학술발표대회
• /
• pp.119-122
• /
• 2023

양자 컴퓨터가 현대 암호 시스템의 보안성을 위협하고 있음에 따라, 최근 잠재적인 양자 공격들에 대한 분석 연구들이 다수 발표되고 있다. 공개키 암호인 RSA와 ECC의 경우, Shor 알고리즘에 의해 다항시간 내에 해결됨으로써 보안성이 완전히 붕괴되는 반면, 대칭키 암호는 Grover 알고리즘에 의해 보안 강도가 제곱근으로 감소하기 때문에 키 길이를 증가시킴으로써 기존 보안성을 복구할 수 있다. 이론적으로 Grover 알고리즘은 보안성을 훼손시키지만, 현실적인 공격 난이도가 매우 높음에 따라 대상 암호에 대한 양자 회로 최적화 구현이 중요하다. 이에 본 논문에서는 블록암호 RC5를 양자 회로 상에서 최적화하고 이를 기반으로 Grover 공격 비용을 추정한다. 마지막으로, 추정한 비용을 NIST의 양자 후 보안 강도 평가와 함께 비교함으로써 RC5에 대한 양자 암호 분석을 수행한다.