• Elastomers and Composites
• /
• 제50권3호
• /
• pp.175-183
• /
• 2015

A series of fluorinated aromatic poly(hydroxyamide)s (PHAs) were synthesized by direct polycondensation of diacides containing 2,6-dimethylphenoxy group and quinoxaline ring in the main chain with 2,2-bis-(3-amino-4-hydroxyphenyl) hexafluoropropane. The PHAs had relatively low inherent viscosities in the range of 0.35~0.43 dL/g at $35^{\circ}C$ in DMAc solution. All PHAs exhibited excellent solubility in aprotic solvents such as NMP, DMAc, DMF and DMSO as well as in common organic solvents such as pyridine, THF, and m-cresol at room temperature. However, the poly(benzoxazole)s (PBOs) were quite insoluble in all organic solvents except partially soluble in concentrated sulfuric acid. The PBOs showed glass transition temperatures between 233 and $284^{\circ}C$ by DSC and maximum weight loss temperatures in the range of $536-546^{\circ}C$ by TGA.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1368-1369
• /
• 2006

In this thesis, the minuteness structure, piezoelectric, and dielectric characteristics of Pb[(Co0.5 W0.5) 0.03 (Ni1/3 Nb2/3) 0.07(Zr0.52 Ti0.48)0.9]O3+0.5Wt% MnO2 ceramics has been systematically investigated as a function of the sintering temperature after manufacturing the specimens with a general method. The electromechanical coupling coefficient (Kp) showed its maximum of 31.116[%] in the sintered specimens at $1050[^{\circ}C]$, and its minimum of 20.220[%] in the sintered specimens at $1150[^{\circ}C]$. The mechanical quality coefficient (Qm) marked the maximum of 139.526 at the sintering temperature of $1150[^{\circ}C]$.

• 한국전기전자재료학회논문지
• /
• 제21권5호
• /
• pp.453-457
• /
• 2008

In this thesis, piezoelectric properties and sintering properties of PCW-PNN-PZT+0.5 wt%$MnO_2$ ceramics adding $B_2O_3$ after creating the specimens with a general method. The lattice constant from the analysis of crystal structure showed that the crystal structure of ceramic features both rhombohdral and tetragonal structures and that the pychlore structure was decreased with the increase of the sintering temperature. The electromechanical coupling coefficient showed its maximum of 31 % in the sintered specimens at $1050^{\circ}C$, and its minimum of 20 % in the sintered specimens at $1150^{\circ}C$. The mechanical quality coefficient marked the maximum of 139 at the sintering temperature of $1150^{\circ}C$.

• 대한전자공학회논문지SP
• /
• 제40권6호
• /
• pp.84-89
• /
• 2003

본 논문에서는 8kbps의 전송율을 가진 ITU-T C.729A 보코더에 Henja가 제안한 SOLA-B (Synchronized Overlap Add) 알고리즘을 적용하여 가변 전송율의 보코더를 TMS320C5416에 실시간 구현하였다. 이 방법은 부호화 시 SOLA-B 알고리즘을 이용하여 음성의 속도를 빠르게 해주고, 복호화 시 다시 SOLA-B 알고리즘을 이용하여 음성의 속도를 느리게 해줌으로써 정상속도의 음성을 재생시켜준다. 이때 SOLA-B 알고리즘의 계산량을 줄이기 위해 상호 상관 함수가 수행되는 샘플의 간격을 3 샘플씩 건너뛰면서 처리하였다. 실시간 구현된 G.729A 와 SOLA-B 알고리즘의 보코더는 8kbps 전송율일 때 인코더는 10.2MIPS이고 디코더에서는 2.8%MIPS의 최대 복잡도를 나타내었다. 그리고 6kbps 전송율일 때 인코더 18.3MIPS이고 디코더는 13.1MIPS의 최대 복잡도를 나타내었으며, 4kbps 전송율일 때 인코더 18.5MIPS이고 디코더에서 13.1MIPS의 최대 복잡도를 나타내었다. 사용된 메모리는 program ROM 9.7kwords, table ROM 4.5kwords, RAM 5.1kwords 정도이다. 출력된 파형은 C simulator와 Bit Exact 한 출력 결과를 보여주었다. 또한, 실시간 구현된 가변 전송율 보코더의 음질 평가를 위해 MOS 테스트를 수행한 결과 4kbp의 전송율에서 MOS값이 3.69정도로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.7-14
• /
• 2000

Bi/sub 4/Ti/sub 3/O/sub 12/ (BIT) 박막을 acetate 계 precursor 를 이용한 sol-gel 법으로 제작한 후, 구조적 및 전기적 특성을 조사하여 NVFRAM (Won-Volatile Ferroelectric RAM)으로의 응용가능성을 조사하였다. DT-TG (Differential Thermal-Thermal Gravimetric) 분석으로 drying 온도와 annealing 온도가 각각 400℃ 와 650℃ 인 BIT 박막의 열처리조건을 확립하였다. Pt/Ta/Sio/sub 2//Si 기판 위에 제작된 BIT 박막은 완전한 orthorhombic perovskite상을 가지며, 입자크기가 약 100nm 이고 표면 거칠기는 약 70.2Å 으로 비교적 치밀한 형상을 나타내었다. 10㎑ 의 주파수에서 비유전률과 유전손실은 각각 176 과 0.038 이었으며, 100 ㎸/cm 의 전기장에서 누설전류밀도는 4.71㎂/㎠ 이었다. ±250㎸/㎝ 에서 이력곡선을 측정한 결과, 잔류분극 (Pr)과 항전계 (Ec)는 각각 5.92μC/㎠ 과 86.3㎸/㎝ 이었다. BIT 박막에 ±5V 의 사각펄스를 인가하여 피로특성을 측정한 결과, 잔류분극은 초기값 5.92μC/㎠ 에서 10/sup 9/회에서는 3.95μC/㎠ 로 약 33% 감소하였다.

• 대한전자공학회논문지SP
• /
• 제38권3호
• /
• pp.304-315
• /
• 2001

본 논문에서는 3GPP와 ETSI에서 IMT-2000의 음성부호화 방식 표준안으로 채택한 AMR 음성부호화 알고리즘을 분석하고 C 컴파일러와 어셈블리 언어를 이용한 최적화 과정을 거친 후, 고정 소수점 DSP 칩인 TMS320C6201을 이용하여 실시간 구현하였다. 구현된 codec의 프로그램 메모리는 약 31.06 kWords, 데이터 RAM 메모리는 약 9.75 kWords, 그리고 데이터 ROM 메모리는 약 19.89 kWords 정도를 가지며, 한 프레임(20 ms)을 처리하는데 약 4.38 ms가 소요되어 TMS320C6201 DSP 칩의 전체 가용한 clock의 21.94％만 사용하여도 충분히 실시간으로 동작 가능함을 확인하였다. 또한, DSP 보드상에서 구현한 결과가 ETSI에서 공개한 ANSI C 소스 프로그램의 수행 결과와 일치함을 검증하였고, 구현된 AMR 음성부호화기를 sound I/O 모듈과 결합하여 실험한 결과, 어떠한 음질의 왜곡이나 지연 없이 실시간으로 충분히 동작함을 확인하였다. 마지막으로, Host I/O와 LAN 케이블을 이용하여 AMR 음성부호화 알고리즘을 통한 쌍방간 실시간 통신을 full-duplex 모드로 확인하였다.

• 한국생산제조학회지
• /
• 제21권6호
• /
• pp.988-997
• /
• 2012

Laser surface hardening is one of core technologies to enhance various characteristics such as the strength, hardness, toughness, abrasion resistance, and fatigue resistance for the mold material. This paper focuses on testing characteristics of the laser heat treatment according to the preheating parameters in case of the SM45C medium carbon steel. In this paper, we assume that the power and travel speed of the laser are 1,800W and 0.5m/min, respectively, and the range of the preheating temperature is $50^{\circ}C{\sim}300^{\circ}C$. From the result of the test, we observed that the hardness width and depth are enhanced as the temperature is increased. Also, the best average hardness was 751.7Hv for the temperature of $100^{\circ}C$.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.519-524
• /
• 2008

본 논문에서는 신규 ITS 서비스(택시 콜 서비스, 교통약자 서비스, 교통안내 서비스, 뚜벅이네비게이션, 전자지불 서비스, 전화안내 서비스 등)들을 구축하기 위해 필수적으로 필요한 전용 u-단말기 개발에 관한 내용을 주요 핵심으로 서술한다. 본 단말기의 설계에 있어서 삼성 메인 CPU인 S3C2440A를 채택하였으며, 신규 ITS 서비스를 위해 필수 요구사항인 대용량 메모리(ROM 및 RAM)를 적용시켰으며, 그 외 GPS, RFID 모듈, Wi-Fi, Bluetooth 등의 기능들을 모두 포함시켜, 유비쿼터스 사회에 꼭 필요한 전용 단말기를 개발하였다. 이를 위해 본 논문에서는 전용 u-단말기 개발에 대한 상세 설계 내용을 우선 살펴본 뒤, 설계된 내용을 바탕으로 실제 구현된 u-단말기의 성능 평가에 대한 내용을 다루었다. 이렇게 개발된 전용 u-단말기를 적용시켜, 신규 ITS 서비스에 관련 공공기관 및 업체와 연동하여 서비스들을 창출한다면 새로운 블루오션의 사업으로 확대되어 지역 사회에 파생 효과가 매우 클 것으로 사료될 것이다.

• 전자공학회논문지C
• /
• 제34C권11호
• /
• pp.1-11
• /
• 1997

The transient current components of the dRAM are analyzed and the sensing current, data path operation current and DC leakage current are revealed to be the major curretn components. It is expected that the supply voltage of less than 1.5V with low VT MOS witll be used in multi-giga bit dRAM. A low voltage dual VT self-timed CMOS logic in which the subthreshold leakage current path is blocked by a large high-VT MOS is proposed. An active signal at each node of the nature speeds up the signal propagation and enables the synchronous DRAM to adopt a fast pipelining scheme. The sensing current can be reduced by adopting 8 bit prefetch scheme with 1.2V VDD. Although the total cycle time for the sequential 8 bit read is the same as that of the 3.3V conventional DRAM, the sensing current is loered to 0.7mA or less than 2.3% of the current of 3.3V conventional DRAM. 4 stage pipeline scheme is used to rduce the power consumption in the 4 giga bit DRAM data path of which length and RC delay amount to 3 cm and 23.3ns, respectively. A simple wave pipeline scheme is used in the data path where 4 sequential data pulses of 5 ns width are concurrently transferred. With the reduction of the supply voltage from 3.3V to 1.2V, the operation current is lowered from 22mA to 2.5mA while the operation speed is enhanced more than 4 times with 6 ns cycle time.

• 한국전기전자재료학회논문지
• /
• 제20권7호
• /
• pp.575-580
• /
• 2007

A 16 Mb 1T1C FeRAM device was integrated with BLT capacitors. But a lot of cells were failed randomly during the measuring the bit-line signal distribution of each cell. The reason was revealed that the grain size and orientation of the BLT thin film were severely non-uniform. And the grain size and orientation were severely affected by the process conditions of post heat treatment, especially nucleation step. The optimized annealing temperature at the nucleation step was $560^{\circ}C$. The microstructure of the BLT thin film was also varied by the annealing time at the step. The longer process time showed the finer grain size. Therefore, the uniformity of the grain size and orientation could be improved by changing the process conditions of the nucleation step. The FeRAM device without random bit-fail cell was successfully fabricated with the optimized BLT capacitor and the sensing margin in bit-line signal distribution of it was about 340 mV.