• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.24-32
• /
• 2002

본 논문에서는 포맷 변환기를 사용하여 여러 가지 영상처리 필터링을 구현하였다. 이러한 설계 기법은 집적회로를 이용한 대규모 화소처리배열을 근거로 하여 실현하였다. 집적구조의 두가지 형태는 연산병렬프로세서와 병렬 프로세스 DRAM(또는 SRAM) 셀로 분류할 수 있다. 1비트 논리의 설게 피치는 집적 구조에서의 고밀도 PE를 배열하기 위한 메모리 셀 피치와 동일하다. 이러한 포맷 변환기 설계는 효율적인 제어 경로 수행을 능력을 가지고 있으며 하드웨어를 복잡하게 할 필요 없이 고급 기술로 사용 될 수 있다. 배열 명령어의 순차는 프로세스가 시작되기 전에 호스트 컴퓨터에 의해 생성이 되며 명령은 유니트 제어기에 저장이 된다. 호스트 컴퓨터는 프로세싱이 시작된 후에 저장된 명령어위치에서 시작하여 화소-병렬 동작을 처리하게 된다. 실험 결과 1)단순한 평활화는 더 높은 공간의 주파수를 억제하면서 잡음을 감소시킬 뿐 아니라 에지를 흐리게 할 수 있으며, 2) 평활화와 분할 과정은 날카로운 에지를 보존하면서 잡음을 감소시키고, 3) 평활화와 분할과 같은 메디안 필터링기법은 영상 잡음을 줄이기 위해 적용될 수 있고 날카로운 에지는 유지하면서 스파이크 성분을 제거하고 화소 값에서 단조로운 변화를 유지 할 수 있었다.

• 대한전자공학회논문지SP
• /
• 제38권2호
• /
• pp.227-236
• /
• 2001

본 논문에서는 주파수 영역 적응 어레이의 계산량을 감소시키기 위한 주파수 영역 부분적응 어레이 알고리듬인 센서링(censoring) 알고리듬을 제안하고, 이를 공간평활(spatial smoothing) 기법과 결합하여 공간평활로 인한 계산량 문제를 해결할 수 있는 센서링 공간평활 알고리듬을 제안한다. 제안한 센서링 알고리듬은 CFAR(constant false alarm rate) 검파기법을 이용하여 각 주파수 대역에 간섭신호가 있는지를 판단하고 간섭신호가 있는 주파수 대역의 해당 가중치에 대해서만 적응 알고리듬을 적용한다. 모의실험을 통하여 제안한 알고리듬을 사용한 GSC(generalized sidelobe canceller)가 기존의 주파수 영역 LMS(least mean square) 알고리듬을 사용한 GSC에 비하여 크게 줄어든 계산량으로 빠르게 간섭신호를 제거함을 확인하였다.

• 한국정보기술응용학회:학술대회논문집
• /
• 한국정보기술응용학회 2005년도 6th 2005 International Conference on Computers, Communications and System
• /
• pp.285-288
• /
• 2005

We propose a novel programmable miniature vision module based on a custom designed analog VLSI (aVLSI) chip. The vision module consists of the optical flow vision sensor embedded with commercial off-the-shelves digital hardware; in our case is the Intel XScale PXA270 processor enforced with a programmable gate array device. The aVLSI sensor provides gray-scale imager data as well as smooth optical flow estimates, thus each pixel gives a triplet of information that can be continuously read out as three independent images. The particular computational architecture of the custom designed sensor, which is fully parallel and also analog, allows for efficient real-time estimations of the smooth optical flow. The Intel XScale PXA270 controls the sensor read-out and furthermore allows, together with the programmable gate array, for additional higher level processing of the intensity image and optical flow data. It also provides the necessary standard interface such that the module can be easily programmed and integrated into different vision systems, or even form a complete stand-alone vision system itself. The low power consumption, small size and flexible interface of the proposed vision module suggests that it could be particularly well suited as a vision system in an autonomous robotics platform and especially well suited for educational projects in the robotic sciences.

• 한국멀티미디어학회논문지
• /
• 제11권10호
• /
• pp.1460-1470
• /
• 2008

최근 휴대용 기기의 성능이 향상되면서 다양한 형태의 메뉴 구성과, 메일 및 이차원 지도 등의 표현에 벡터 그래픽을 많이 도입하고 있다. 본 논문은 모바일 기기에서 많이 사용되고 여는 이차원 벡터의 처리 기술인 OpenVG (Open Vector Graphics)의 하드웨어 가속기를 제안했다. 제안된 하드웨어 가속기는 그래픽에서 처리가 빈번한 렌더링(rendering)의 각 기능을 분석하여 하드웨어 구현에 적합하도록 나누고, 그 알고리즘을 설계 및 검증하여 HDL (Hardware Description Language)로 FPGA (Field Programmable Gate Array)에 이식하여 구현되었으며, 알렉스 처리기에 비하여 약 4배의 빠른 처리속도를 보였다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.142-146
• /
• 2012

Today, the demand for high-speed data communication and mobile communication has exploded. Thus, there is a growing need for optical communication systems that convert large volumes of data to optical signals and that accommodate and transmit the signals across long distances. Digital optical communication with these characteristics consists of a master unit (MU) and a slave unit (SU). However, the digital optical units that are currently commercialized or being developed transmit data without compression. Thus, digital optical communication using these units is restricted by the quantity of optical frames when adding diversity or operating with various combinations of CDMA, WCDMA, WiBro, GSM, LTE, and other mobile communication technologies. This paper suggests the application of a data compression algorithm to a digital signal processor (DSP) chip as a field programmable gate array (FPGA) and a complex programmable logic device (CPLD) of a digital optical unit to add separate optical waves or to transmit complex data without specific changes in design of the optical frame.

• 방송공학회논문지
• /
• 제18권5호
• /
• pp.669-679
• /
• 2013

본 논문에서는 실시간으로 스테레오 정합을 수행하기 위한 VLSI(Very Large Scale Integrated Circuit)구조를 제안한다. 스테레오 정합의 연산을 분석하여 중간 연산 결과를 재사용하여 연산량과 메모리 접근수를 최소화한다. 이러한 동작을 수행할 수 있는 스테레오 정합 연산 셀의 구조를 제안하고, 이를 병렬적으로 확장하여 탐색 범위 내의 모든 비용함수를 동시에 연산할 수 있는 하드웨어의 구조를 제안한다. 이러한 하드웨어 구조를 확장하여 2차원 영역에 대한 비용함수를 연산할 수 있는 하드웨어의 구조와 동작을 제안한다. 구현한 하드웨어는 FPGA(Field Programmable Gate Array) 환경에서 최소 250Mhz의 클록 주파수에서 동작이 가능하고, 64화소의 탐색범위를 적용한 경우에 $640{\times}480$ 스테레오 영상을 약 805fps의 성능으로 처리할 수 있다.

• 정보보호학회논문지
• /
• 제34권1호
• /
• pp.11-19
• /
• 2024

최근 신호처리, 암호학 등 다양한 분야에서 FFT(Fast Fourier Transform)의 활용이 증가함에 따라 최적화 연구의 중요성이 대두되고 있다. 본 논문에서는 FPGA(Field Programmable Gate Array) 하드웨어를 사용하여 radix-2 16 points FFT 알고리즘을 기존 연구들보다 빠르고 효율적으로 처리하는 가속기 구현 연구에 대해 기술한다. FPGA가 갖는 병렬처리 및 파이프라이닝 등의 하드웨어 이점을 활용하여 PL(Programmable Logic) 파트에서 Verilog 언어를 통해 FFT Logic을 설계 및 구현한다. 이후 PL 파트에서의 처리 시간 비교를 위해 PS(Processing System) 파트에서 Zynq 프로세서만을 사용하여 구현 후, 연산 시간을 비교한다. 또한 관련 연구와의 비교를 통해 본 구현 방법의 연산 시간 및 리소스 사용의 효율성을 보인다.

• 대한조선학회논문집
• /
• 제50권3호
• /
• pp.190-198
• /
• 2013

In order to predict acoustic pressure distributions by exterior incident wave at Cylindrical Hydrophone Array (CHA) sensor's positions, acoustic pressure analysis is performed by using beam tracing method. Beam tracing method is well-known of reliable pressure analysis methods at high-frequency range. When an acoustic noise source is located at the center of rectangular room, acoustic pressure analysis is performed by using both beam tracing method and Power Flow Boundary Element Method (PFBEM). By comparing with results of beam tracing method and those of PFBEM, the accuracy of beam tracing method is verified. We develop the CHA pressure analysis program by verified beam tracing method. The developed software is composed of model input, sensor array creator, analysis option, solver and post-processor. We can choose a model option of 2D or 3D. The sensor array generator is connected to a sonar which is composed of center position, bottom, top and angle between sensors. We also can choose an analysis option such as analysis frequency, beam number, reflect number, etc. The solver module calculates the ray paths, acoustic pressure and result of generating beams. We apply the program to 2D and 3D CHA models, and their results are reliable.

• 전자공학회논문지S
• /
• 제35S권10호
• /
• pp.144-155
• /
• 1998

임의의 잡음 환경에서 신호 대 잡음비 (SNR; signal-to-noise ratio) 를 최대화하는 어레이 안테나 소자의 최적 가중치들은 안테나의 설계 구조와 안테나로 유입되는 표적 및 간섭 신호의 방향에 의해 결정된다. 신호 대 잡음비를 최대화시키는 방법을 이용한 기존의 부엽제거기법들은 고-전력 간섭 신호시 주 안테나의 부엽으로 수신된 간섭 신호가 매우 커서 주 안테나 수신 시스템을 포화시키므로 수신 신호 성분이 손실된다. 본 논문에서는 강한 간섭 신호에 의해 주 안테나 수신 시스템이 포화되는 것을 막기 위해 수신기 전단에서 강한 간섭 신호를 일차적으로 제거하는 적응 영 조정 기법(adaptive nulling)을 주 안테나에 적용한다. 또한, 제거할 간섭 신호를 충분히 획득하기 위해 간섭 신호 방향 적응 어레이 기법(adaptive array)을 보조 안테나에 적용한다. 제안한 부엽제거기법은 이 주/보조 안테나의 출력을 부엽제거기(SLC; sidelobe canceller)의 입력으로 사용한다. 적응 영 조정기와 적응 어레이의 결합으로 구성된 제안한 부엽제거기는 강한 간섭 신호에 의해 주 안테나 수신 시스템이 포화되는 것을 막음으로서 주어진 모의 실험 신호에 대해 기존의 부엽제거기들보다 부엽에서 평균 7 dB, 주빔 근처에서 약 20 dB 이상의 신호 대 잡음비를 개선하였다.

• 한국음향학회지
• /
• 제25권7호
• /
• pp.346-355
• /
• 2006

본 논문에서는 동해 천해 영역에서 예인 음원과 L-자형 수신 선배열을 이용한 해상 실험(MAPLE IV)을 통해 수집된 신호 자료에 대해 정합장처리를 이용한 지음향 역산 및 음원 위치 추정을 수행하였다. L-자 형태의 수신 선배열은 수직 선배열과 해저면에 수평으로 놓여진 수평 선배열로 구성되어 있으며, 음원은 협대역 다중 주파수 성분을 가지는 저주파 연속 음원이 예인되었다. 역산 목적함수는 선배열 수신 신호벡터 처리 방식에 따라 다음과 같이 Bartlett 프로세서를 기반으로 한 세 가지 형태 - (1) 수직 및 수평선배열 자료 전체를 하나의 신호 벡터로 상관 처리할 경우, (2) 수직 및 수평선배열 각각에 대한 결과를 비상관 평균할 경우, (3) 수직 및 수평선배열 상호간의 상관 관계만을 이용할 경우- 를 사용하고 그 결과들을 수직 및 수평 선배열 신호를 단독으로 사용할 경우의 결과들과 함께 비교하였다. 역산 결과의 타당성을 확인하기 위해 역산 과정에서 사용한 각 프로세서와 역산된 지음향 인자를 이용하여 낮은 신호 대 잡음비를 갖는 주파수 성분에 대해 음원 위치 추정을 수행하고 성능을 비교하였다.