• 정보처리학회논문지A
• /
• 제9A권3호
• /
• pp.371-378
• /
• 2002

EMFG(Extended Mark Flow Graph)는 이산시스템을 표현하는데 유용한 그래프 도구로 알려져 있다. 본 연구에서는 EMFG에서 각 트랜지션이 점화하였을 때의 입출력 박스의 마크 변화량을 입출력 행렬로 표현하였고, 이를 사용하여 EMFG의 접속행렬을 구하였다. 점화가능벡터를 구하기 위하여 각 트랜지션의 점화조건을 점화조건행렬로 표현하였으며, 각 트랜지션의 점화완료 상태를 판단하기 위하여 점화완료벡터를 도입하였다. 이들을 사용하여 EMFG의 모든 동작과정이 수학적으로 해석될 수 있도록 EMFG의 동작해석 알고리즘을 개선하였다. 제안된 알고리즘을 정회전과 역회전을 반복하는 시스템에 적용하여 알고리즘이 올바르게 동작하는 것을 확인하였다. 제안된 알고리즘은 다양한 이산 시스템을 분석하는데 유용하다.

• 대한건축학회논문집:계획계
• /
• 제34권11호
• /
• pp.23-32
• /
• 2018

The purpose of this study is to establish a walking energy weighted ERAM model that can predict the pedestrian volume by the connection structure of the vertical and horizontal spaces within a three-dimensional building. The process of building a walking-energy weighted ERAM model is as follows. First, the spatial graph was used to reproduce three-dimensional buildings with vertical and horizontal spatial connection structures. Second, the walking energy was measured on the spatial graph. Third, ERAM model was used to apply weights with spatial connection properties in random walking environment, and the walking energy weights were applied to the ERAM model to calculate the walk energy weighted ERAM values and visualize the distribution of pedestrian flow. To verify the validation of the established model, existing and proposed spatial analysis models were compared to real space. The results of this study are as follows : The model proposed in this study showed as much elaborated estimation of pedestrian traffic flow in real space as in traditional spatial analysis models, and also it showed much higher level of forecasting pedestrian traffic flow in real space than existing models.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제17권8호
• /
• pp.2101-2123
• /
• 2023

Recent studies have shown that the neural network-based binary code similarity detection technology performs well in vulnerability mining, plagiarism detection, and malicious code analysis. However, existing cross-architecture methods still suffer from insufficient feature characterization and low discrimination accuracy. To address these issues, this paper proposes a cross-architecture binary function similarity detection method based on composite feature model (SDCFM). Firstly, the binary function is converted into vector representation according to the proposed composite feature model, which is composed of instruction statistical features, control flow graph structural features, and application program interface calling behavioral features. Then, the composite features are embedded by the proposed hierarchical embedding network based on a graph neural network. In which, the block-level features and the function-level features are processed separately and finally fused into the embedding. In addition, to make the trained model more accurate and stable, our method utilizes the embeddings of predecessor nodes to modify the node embedding in the iterative updating process of the graph neural network. To assess the effectiveness of composite feature model, we contrast SDCFM with the state of art method on benchmark datasets. The experimental results show that SDCFM has good performance both on the area under the curve in the binary function similarity detection task and the vulnerable candidate function ranking in vulnerability search task.

• 지능정보연구
• /
• 제27권4호
• /
• pp.49-71
• /
• 2021

문제해결을 위해 지식을 활용하는 사용자는 내용 면에서 관련된 또 다른 지식, 즉 연관지식에 대한 교차적이고 순차적인 탐색을 진행한다. 지식지도는 관리하는 지식의 현황을 보여주는 도식이자 지식저장소의 분류체계로서, 지식 간 연관성에 기반한 사용자의 지식 탐색을 지원하는 도구이다. 따라서 지식지도는 지식 간 연관성에 의한 네트워크 형식으로 표현되며, 이를 정의 및 추론하는 데에 최적화된 기술을 접목하여 구현되어야 한다. 이를 위해 본 연구는 관리하는 개체와 개체 간 관계를 표현 및 추론하는 데에 최적화된 기능성을 발휘하는 것으로 알려진 그래프DB를 이용하여 지식그래프 기반 지식지도를 개발하는 방법론을 제시한다. 제시된 방법론의 유효성을 확인하기 위하여, 선행 연구의 온톨로지 기반 지식지도 구축 사례 데이터를 그래프DB에 적용하여 지식그래프 기반 지식지도를 구현하고, 구현된 지식 네트워크의 유효성과 Class 자동 구성 능력을 선행 연구의 결과와 비교하는 성능 테스트를 진행한다. 성능 테스트 결과, 본 연구의 지식그래프 기반 지식지도는 선행 연구의 온톨로지 기반 지식지도와 동일한 수준의 성능을 나타냈으며, 지식 및 지식 간 관계 정의 및 추론을 더욱 효율적으로 진행할 수 있음을 확인하였다. 본 연구의 결과는 연관지식에 대한 사용자의 인지과정을 반영한 지식 탐색 기능의 구현에 활용될 수 있으며, 추론에 의한 새로운 연관지식의 발견을 통해 자율적으로 확장되는 지능적 지식베이스의 개발에 응용될 수 있다.

• 한국세라믹학회지
• /
• 제46권3호
• /
• pp.229-233
• /
• 2009

This study has focused on manufacturing technique of powder injection molding of watch case made from zirconia powder. A series of computer simulation process was applied to prediction of the flow pattern in the inside of the mould to clarifying the change of sintering shrinkage depended on flow direction. The material properties of melted feedstock inclusive of the PVT graph and thermal viscosity flowage properties were measured for obtaining the input data in computer simulation. Also, molding experiment was conducted and the results of experiment showed that good agreement with simulation results for flow pattern and weld line location. On the other hand, gravity and inertia effect have an influence on velocity of melt front because of high density of ceramic powder particles in powder injection molding against the polymer injection molding process. In the experiment, the position of melt front was compared with upper gate and lower gate position. The gravity and inertia effect could be confirmed in the experimental results.

• 한국전자거래학회지
• /
• 제2권1호
• /
• pp.21-37
• /
• 1997

As the complexity in design and manufacturing activities of distributed virtual enterprises rapidly increases, the issue of process management becomes more critical to shorten the time-to-market, reduce the manufacturing cost and improve the product quality. This paper proposes a unified framework to manage design and manufacturing processes in a distributed environment. We present a methodology which utilizes process flow graphs to depict the hierarchical structure of workflows and process grammars to represent various design processes and design tools. To implement the proposed concept, we develop a process management system which mainly consists of a cockpit and manager programs, and we finally address a preliminary implementation procedure based on the Object Modeling Technique. Since the proposed framework can be a formal approach to the process management by providing formalism, parallelism, reusability, and flexibility, it can be effectively applied to further application domains of distributed virtual enterprises.

• 한국CDE학회논문집
• /
• 제3권4호
• /
• pp.283-292
• /
• 1998

The engineering process including design, analysis/evaluation and manufacturing activities is becoming one of the key issues to embody a concurrent engineering concept. This paper proposes a framework to integrated the complicated engineering design and manufacturing processes under the concurrent engineering environment. The framework offers the following facilities: (1) to represent the complicated engineering process (2) to coordinate design activities and execute the process in a distributed environment (3) to support a communication among the related engineers. The engineering processes is depicted using process flow graphs that consist in tasks and the corresponding input and output data. The engineering activities in the defined processes can be executed in a distributed environment through process controller of the framework. Engineers can communicate to suggest their opinions and to exchange product information in the framework. We have conformed the CORBA standard to integrate various distributed engineering the and communicate among them, and used a Java to support the platform independent environment on the Internet. Since the proposed framework an be a formal approach to integrate the engineering processes by providing formalism, parallelism, reusability, and flexibility, it can be effectively applied to embody the concurrent engineering concept in a distributed environment.

• 한국컴퓨터정보학회논문지
• /
• 제13권5호
• /
• pp.27-35
• /
• 2008

최근 웹 어플리케이션 분야에서 많이 사용되고 있는 자바 바이트코드의 분석과 최적화 과정을 효율적으로 수행하기 위해 CTOC 프레임워크를 개발하였다. CTOC는 바이트코드에 대해 분석과 최적화를 수행하기 위해 E-Tree를 중간 표현으로 사용하는 eCFG를 생성한다. eCFG는 바이트코드에 대한 제어 흐름 분석에 적합하도록 확장한 제어 흐름 그래프이다. 또한, 바이트코드를 정적으로 분석하기 위해 E-Tree를 SSA Form으로 변환한다. 이러한 변환과정 중 프로그램의 많은 부분에서 루프가 발견된다. 하지만 기존의 CTOC에서는 루프에 대한 처리를 수행하지 않은 상태에서 직접 SSA Form으로 변환을 수행하였다. 하지만 SSA Form으로 변환 이전에 루프를 처리하면 더욱 효율적인 SSA Form을 생성할 수 있게 된다. 따라서 본 논문에서는 루프에 대한 처리를 효율적으로 하기 위해 E-Tree를 SSA Form으로 변환하는 과정 이전에 eCFG에서 루프를 발견하고 이와 관련된 루프 트리를 생성한 후 루프 벗기기를 수행하는 과정을 보인다.

• 한국지역사회생활과학회지
• /
• 제28권2호
• /
• pp.191-201
• /
• 2017

This study compared and analyzed the structures of cooking recipes in order to identify the overall cooking method and develop an efficient method for analyzing cooking recipes. We present procedural texts using a flow graph, which can be referred to as a recipe tree, to represent cooking recipes and the database. A total of 110 kimchi jjigae recipes were identified and classified as 'portion', 'kinds of ingredients', and 'number of cooking deployment'. Recipes for two persons were the most common (43.6%), and 7-13 kinds of ingredients accounted for 50% of kimchi jjigae recipes. Kimchi presented the highest frequency at 78 cases, and pork showed the high frequency at 30 cases. To identify cooking deployment, step 6 was the highest, followed by step 5 (17.3%), step 7 (17.3%), step 4 (11.8%), and step 3 (9.1%). When analyzing the frequency of the relationship between ingredients and action in a recipe expression, Food (F) and Action by the chef (Ac) showed the highest rates at 11.29 and 12.30, respectively, in the cooking process. For frequencies of dependency relation expression in recipes, d-obj (direct object) was the highest at 13.56. The proposed method provides users more efficient and easier access to recipes suitable for their cooking skills.

• 융합신호처리학회논문지
• /
• 제8권1호
• /
• pp.73-77
• /
• 2007

본 논문에서는 적응 필터링 분야에서 널리 쓰이고 있는 재귀형 LMS 필터의 고속연산을 위해 Cyclo-static 스케줄러를 이용하여 VLSI구현에 적합한 구조를 제안한다. 이과정은 크게 스케줄 생성 단계와 회로도 생성 단계로 구성되는데, 스케줄 생성단계는 입력으로서 Fully Specified Flow Graph(FSFG)로 표현된 재귀 DSP 알고리듬을 취하여 입력의 샘플링속도, 프로세서의 수, 그리고 주어진 입력에 대한 출력의 지연에 있어 최적인 Cyclo-static 스케줄러를 생성하여 각 프로세서간의 연결선이 최소가 되도록 스케줄을 변환한다. 회로도 생성 단계에서는 이 변환된 스케줄러로부터 미리 정의된 두 가지 형태의 프로세서 구조를 이용하여 그것을 구성하고 있는 레지스터 및 멀티플렉서의 할당을 행하고 제어신호를 포함한 완전한 회로도를 생성한다, 이렇게 생성된 회로도는 기존의 실리콘 컴파일러를 이용하여 VLSI 레이아웃으로 용이하게 변환 될 수 있다.