• 전자공학회논문지
• /
• 제52권5호
• /
• pp.74-82
• /
• 2015

전자장치의 복잡도 증가와 전원 전압 감소 추세에 따라, 내부 또는 외부에서 발생되는 노이즈에 대한 칩 또는 모듈의 전자기 내성 평가는 필수적이다. 칩 레벨 EMS 표준 시험방법으로 IEC 62132-4의 Direct Power Injection(DPI) 방법이 있지만, 실제 칩 내성은 모듈 상 보드 PDN 구조에 영향 받는다. 이 논문에서는 PLL의 내성을 평가하고 보드의 PDN 구조에 따른 잡음 전달 특성을 비교하였다. 여러 PDN을 만들기 위해 다양한 값의 커패시터들과 LDO 사용 유무 조건이 적용되었다. IC의 전자기 요구사항과 IC 및 보드로 구성된 모듈의 전자기 요구사항 간 불일치를 평가하기 위해, PDN들에 따른 노이즈 전달 특성을 분석하는 것은 강건한 EM 특성을 갖도록 설계하는데 중요한 정보를 줄 수 있음을 보였다. DPI 측정 결과는 LDO 사용에 따라 PLL 저주파 영역의 내성이 크게 개선되었음을 보여주며, DPI에 따른 PLL의 주파수 변화를 TEM cell 스펙트럼 측정으로도 확인 할 수 있었다.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.376-383
• /
• 2008

일반적으로 고속의 디지털부와 아날로그부의 귀환 전류 평면(Return Current Plane: RCP)은 분할된다. 이것은 PCBs(Printed Circuit Boards)에서 각 서브 시스템 사이의 노이즈가 서로 간섭을 일으키지 않도록 하기 위해서 이루어지지만, 각 서브 시스템 사이에 연결된 신호선이 존재하는 경우 이러한 분할은 원치 않는 효과를 발생시킨다. EMI(Electromagnetic Interference) 측면에서 전자파의 복사 방출을 증가시키는 주된 요인이 된다. 이러한 전자파 복사 방출 노이즈를 저감시키기 위한 해결 방법으로 component bridge(저항 브릿지, 커패시터 브릿지, 페라이트 비드 브릿지 등: CB)가 사용되고 있지만, 아직 정확한 CB의 사용 지침이 부족한 실정이다. 본 논문에서는 EMI측면에서 다중-CB사용 방법에 대한 설계 원리를 측정을 통해 전자파 복사 방출을 분석하고, 노이즈 저감 방법에 대한 설계 방법을 제시하고자 한다. 일반적으로 다중-CB 사이의 간격은 ${\lambda}/20$으로 페라이트 비드(ferrite bead)를 사용하도록 권장하고 있다. 본 논문은 CB의 다중 연결시 페라이트 비드와 칩 저항에 대한 설계방법을 측정과 시뮬레이션을 통하여 증명하였고, 다중 연결된 칩 저항이 EMI 측면에서 분할된 RCP의 노이즈 저감에 더욱 더 효과적인 설계 방법임을 증명하였다.

• 한국전자파학회논문지
• /
• 제12권7호
• /
• pp.1048-1056
• /
• 2001

고속 다층 인쇄 회로 기판의 전원 평면과 접지 평면을 통해 전파되는 SSN 잡음의 영향을 감소시키기 위하여 일반적으로 디커플링 캐패시터를 사용한다. 본 논문에서는 디커플링 캐패시터에 대한 간단한 고주파 측정 방법 을 제시하고 고주파 기생 성분들을 고려한 광대역 (50 MHz ~3 GHz) 등가 회로 모델을 제안하였다. 제안된 모델은 SSN의 영향을 분석하기 위한 전원 평면과 접지 평면의 SPICE 모델과 쉽게 결합할 수 있다. 제안된 모델이 연결된 회로 해석 결과는 측정 결과와 잘 일치하며, 제안된 모델을 이용한 회로 해석을 통해 디커플링 캐패시터 값에 따른 잡음 감소 효과를 빠르고 정확하게 분석할 수 있음을 확인하였다.

• 한국항행학회논문지
• /
• 제28권1호
• /
• pp.129-135
• /
• 2024

본 연구에서는 고속 반도체 패키지 및 PCB 내 노이즈 저감에 활용되는 비주기 전자기 밴드갭 기반 전원분배망에 대한 해석 방안을 제안한다. 비주기 전자기 밴드갭은 고속 반도체 시스템 성능 저하의 주요 원인 중 하나인 고주파·광대역 전원 노이즈를 효율적으로 감쇠할 수 있는 방안이지만 해석 시간 증대로 인해서 노이즈 감쇠 특성을 예측하는 데 어려움이 있다. 제안하는 해석적 방법에서는 전자기 밴드갭 단위셀 결합 구조에 대한 임피던스 파라미터를 도출하며 국소 배치된 전자기 밴드갭 구조를 포함하는 전원분배망의 전체 임피던스 파라미터를 도출한다. 국소배치된 전자기 밴드갭 구조의 임피던스 파라미터와 기존 전원분배망 구조의 임피던스를 효율적으로 등가치환할 수 있는 수식적인 방안을 제시한다. 제안하는 해석적 방법을 검증하기 위해서 전자기 밴드갭 구조가 국소배치된 PCB 테스트 샘플을 제작했다. 이 구조에 대한 3차원 전자장 시뮬레이션 결과, 측정결과, 제안 방안 결과를 비교한 결과 제안하는 해석적 방안은 높은 정확도를 보여줬으며 기존 3차원 전자장 시뮬레이션 기반 해석 방법 대비 99.7 % 해석 시간 단축을 달성했다.

• 자원리싸이클링
• /
• 제21권3호
• /
• pp.56-64
• /
• 2012

일반적으로 인쇄회로기판(Printed Circuit Board, PCB)은 다양한 종류의 플라스틱에 세라믹과 금속 성분이 복합적으로 함유되어 있는 것으로 알려져 있다. 따라서 환경적인 보호뿐만 아니라 자원의 재활용의 관점에서 PCB 스크랩으로부터 금속 성분을 분리해내는 것은 중요하다. 본 연구에서는 PCB의 재활용 기술에 대한 특허와 논문을 분석하였다. 분석 범위는 1980년~2011년까지의 미국, 유럽연합, 일본, 한국 등 다양한 나라의 등록/공개된 특허와 SCI 논문으로 제한하였다. 특허와 논문은 키워드를 사용하여 수집하였고, 기술의 정의에 의해 필터링 하였다. 특허와 논문의 동향은 연도, 국가, 기업, 기술에 따라 분석하여 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제9권2호
• /
• pp.55-60
• /
• 2002

전자제품의 경박단소화는 관련 부품들의 개별적인 소형화, 경량화 또는 여러 가지 부품들을 집적시켜 모듈화 시키는 것을 요구한다. 최근에는 실장밀도를 향상시키기 위하여 저항, 축전기, 인덕터 등의 수동소자들을 다층인쇄회로기판에 내장시키고자 하는 연구들이 널리 수행되고 있다. 본 고에서는 먼저 여러 가지 수동소자들의 기능을 살펴본 후, 수동소자들을 기판에 내장시키고자 하는 연구의 필요성과 이 기술을 상업화하기 위하여 앞으로 해결해야 할 문제들에 관하여 살펴보고자 한다.

• 제어로봇시스템학회논문지
• /
• 제5권8호
• /
• pp.995-1000
• /
• 1999

This paper presents a optic system and a visual inspection algorithm looking for solder joint defects of J-lead chip which are more integrate and smaller than ones with Gull-wing on PCBs(Printed Circuit Boards). The visual inspection system is composed of three sections : host PC, imaging and driving parts. The host PC part controls the inspection devices and executes the inspection algorithm. The imaging part acquires and processes image data. And the driving part controls XY-table for automatic inspection. In this paper, the most important five features are extracted from input images to categorize four classes of solder joint defects in the case of J-lead chip and utilized to a back-propagation network for classification. Consequently, good accuracy of classification performance and effectiveness of chosen five features are examined by experiment using proposed inspection algorithm.

• 한국정밀공학회지
• /
• 제15권7호
• /
• pp.26-35
• /
• 1998

This paper presents a visual inspection algorithm looking for solder joint defects of IC chips on PCBs (Printed Circuit Boards). In this algorithm, seven features are proposed in order to categorize the solder joints into four classes such as normal, insufficient, excess, and no solder, and optimal back-propagation network is determined by error evaluation which depend on the number of neurons in hidden and out-put layers and selection of the features. In the end, a good accuracy of classification performance, an optimal determination of network structure and the effectiveness of chosen seven features are examined by experiment using proposed inspection algorithm.

• 한국항행학회논문지
• /
• 제28권2호
• /
• pp.246-249
• /
• 2024

In this paper, we present a miniaturized differential line (DL) using inductance-enhanced corrugated ground planes (LCGP) for effective common-mode (CM) noise suppression in high-speed packages and printed circuit boards. The LCGP-DL demonstrates the CM noise suppression in the frequency range from 2.09 GHz to 3.6 GHz. Furthermore, to achieve the same low cutoff frequency, the LCGP-DL accomplishes a remarkable 23.2% reduction in size compared to a reference DL.

• 마이크로전자및패키징학회지
• /
• 제16권2호
• /
• pp.43-50
• /
• 2009

최근 인쇄회로기판(PCB)의 제품트랜드는 박형화, 고밀도화로 대표되지만 휨(Warpage) 억제, 신뢰성확보와 같은 기술적 난제로 인해 박형화와 고밀도화에 많은 제약을 받고 있다. $B^2it$(Buried Bump Interconnection Technology) 공법은 기판의 핵심공정 중 하나인 드릴링 공정이 생략되어 인쇄회로기판을 낮은 제조비용으로 박형화할 수 있는 기술로 개발되고 있다. 본 논문은 $B^2it$공법이 적용된 인쇄회로기판의 열적-기계적 거동특성을 유한요소해석(FEA)을 통해 고찰한 논문으로서 패키징레벨에서 방열효과와 신뢰성 등에 벙프의 재료, 형상 등이 미치는 영향 등을 분석하였다. 해석결과에 의하면 $B^2it$공법이 적용한 인쇄회로기판은 기존 비아구조를 가진 인쇄회로기판에 비해 칩에서 발생하는 열의 확산이 신속하고 패키징의 휨을 억제하는데도 유리하며 칩에서 발생하는 응력도 낮추지만 솔더-조인트의 응력은 증가시키게 된다. 따라서 패키징의 신뢰성을 향상시키기 위해서는 범프의 형상, 재료 등을 패키징을 구성하고 있는 모든 요소들을 고려하여 최적화하는 것이 필요하다.