• 제목/요약/키워드: Power circuit design

검색결과 2,260건 처리시간 0.03초

지능형 LED 점등시스템을 위한 점등제어 알고리즘 설계 (Design of Lighting Control Algorithm for Intelligent LED Lighting System)

  • 홍성일;인치호
    • 전기전자학회논문지
    • /
    • 제16권3호
    • /
    • pp.274-282
    • /
    • 2012
  • 본 논문에서는 지능형 LED 점등시스템을 위한 점등제어 알고리즘 설계를 제안한다. 제안하는 점등제어 알고리즘은 각각의 센서노드에서 감지된 환경정보를 데이터 버스를 통해 MCU에 전송한다. MCU의 제어 소프트웨어는 설정된 제어방식에 따라 신호 값을 이용하여 조광레벨을 계산하고 결과를 비교하여 레벨유지를 결정하도록 설계하였다. 또한 LED 조명기기에 점등제어 알고리즘을 이용하여 완전대칭 되는 패턴생성에 의하여 회전 및 반전 기법을 주기적으로 교차 수행하여 점등되도록 설계하였다. 본 논문에서 제안한 점등제어 알고리즘은 안정적으로 점등제어를 하는 시스템을 설계하여 전송 데이터의 신뢰성을 높이고 91%의 이벤트 전달 비율을 유지하였다. 또한, 조명기기의 광속은 32% 감소되었고 소비전력은 49% 감소되었으며 발열량은 32% 감소되었다. 결과적으로 LED의 수명은 50% 증가되어 에너지 효율성을 향상할 수 있었다.

PLC 기반의 홈 네트워크 테스트베드 설졔 및 구현 (Design and Implementation Testbed of Home Network based PLC)

  • 김혁진;한기반;전병찬
    • 한국컴퓨터산업학회논문지
    • /
    • 제10권4호
    • /
    • pp.143-150
    • /
    • 2009
  • 유비쿼터스 환경의 일환으로 있는 홈 네트워크는 원격제어 서비스, 모니터링, 정보가전기기의 연동서비스, 보안 서비스 등의 다양한 서비스들이 제공된다. 이러한 서비스들이 사용화되기 위해서는 먼저 테스트를 통한 검증과정이 필요하다. 본 논문에서는 홈 네트워크의 환경 구축 및 응용 서비스의 테스트와 연구 개발을 하기 위한 홈 네트워크 테스트베드를 설계하고 구현하고자 한다. 홈 네트워크 테스트베드의 솔루션으로 추가로 배선을 설치할 필요없이 기존의 전력선을 그대로 사용하기 때문에 비용이 적게 들고 설치가 용이한 PLC를 이용하였다. 또한, 홈 네트워크 테스트베드의 솔루션으로 Zigbee를 이용한 무선센서 네트워크를 사용하였다. 정보가전기기를 제어 및 모니터링 하는 Home Auto로 구현하였으며, Home Auto와 댁외의 단말기들을 연결하는 Home Gateway로 구현하였다.

  • PDF

다중 PIN-다이오드 포스트를 이용한, 향상된 감쇄량과 대역폭이 늘어난 도파관 리미터의 설계 (Design of A Waveguide Limiter Having an Improved Attenuation and a Broadened Bandwidth by Using Multiple PIN-Diode Posts)

  • 무하마드 캄란 카탁;유선웅;강승택;유성룡;오동철;노돈석;윤성현
    • 한국위성정보통신학회논문지
    • /
    • 제10권3호
    • /
    • pp.26-31
    • /
    • 2015
  • 본 논문에서는, Ku 대역의 소형 도파관 리미터 설계를 기술한다. 기본적으로 16.125 GHz로부터 16.375 GHz의 주파수 범위에서 통과 특성을 가지며, 큰 전력의 유입 시, 차단특성이 나타난다. 덧붙이면, 협대역에서는 20 dB 이상, 상기 전체 대역에서는 50 dB 이상의 감쇄량을 가지는 대역차단 여파기로 전환가능한 구조가 요구된다. 따라서, 이를 만족하기 위해 Off상태에서는 대역통과 여파기로서 On상태에서는 대역차단 여파기 기능으로 스위칭 가능한 다중 PIN 다이오드 포스트를 갖춘 도파관 장치가 구현되어야 한다. 등가회로모델링에서 출발하여 정확도 높은 전자장 분석기에서 구조 설계가 이뤄진다. 마지막으로, 설계결과가 요구성능에 부합하는지에 대해 논의된다.

무선 LAN용 직접대역확산 방식 모뎀 아키텍쳐 설계 (Design of a DSSS MODEM Architecture for Wireless LAN)

  • 장현만;류수림;선우명훈
    • 전자공학회논문지C
    • /
    • 제36C권6호
    • /
    • pp.18-26
    • /
    • 1999
  • 본 논문에서는 무선 LAN 표준안 IEEE 802.11의 직접대역확산(Direct Sequence Spread Spectrum) 물리계층을 지원하는 기저대역 모뎀 ASIC 칩의 아키텍쳐와 설계에 대해 기술한다. 구현된 모뎀 칩은 크게 송신부와 수신부로 구성되어 있으며, CRC 부호화/복호화기, 차동 부호화/복호화기, 주파수 옵셋 보상기(frequency offset compensator) 및 타이밍 복구 회로를 포함한다. 구현된 모뎀 칩은 4, 2 및 1Mbps의 다양한 데이타 전송률을 지원하고, DBPSK와 DQPSK의 변조방식을 사용한다. 구현한 모뎀 아키텍쳐는 $SAMSUNG^{TM}$ $0.6{\mu}m$ 게이트 어레이 라이브러리(gate array library)를 사용하여 논리합성을 수행하였으며, 칩의 전체 게이트 수는 53,355개이다. 칩의 동작 주파수는 44MHz이며, 칩의 패키지는 100-pin QFP이고, 전력소모는 44MHz에서 1.2watt이다. 구현된 모뎀 아키텍쳐는 상용화된 HSP3824 칩 보다 우수한 BER성능을 나타낸다.

  • PDF

CMOS공정 기반의 고속-저 전압 BiCMOS LVDS 구동기 설계 (The Design of CMOS-based High Speed-Low Power BiCMOS LVDS Transmitter)

  • 구용서;이재현
    • 전기전자학회논문지
    • /
    • 제11권1호통권20호
    • /
    • pp.69-76
    • /
    • 2007
  • 본 논문에서는 CMOS 공정기반의 BiCMOS LVDS 구동기를 설계하여 고속 I/O 인터페이스에 적용하고자 한다. 칩 면적을 줄이고 LVDS 구동기의 감내성을 향상시키기 위해 lateral 바이폴라 트랜지스터를 설계하여 LVDS 구동기의 바이폴라 스위칭으로 대체하였다. 설계된 바이폴라 트랜지스터는 20가량의 전류이득을 지니며, 설계된 LVDS 드라이버 셀 면적은 $0.01mm^2$로 설계되었다. 설계된 LVDS 드라이버는 1.8V의 전원 전압에서 최대 2.8Gb/s의 데이터 전송속도를 가진다. 추가적으로 ESD 현상을 보호하기 위해 새로운 구조의 ESD 보호 소자를 설계하였다. 이는 SCR구조에서 PMOS, NMOS의 턴-온 특성을 이용 낮은 트리거링 전압과 래치 업 현상을 최소화 시킬 수 있다. 시뮬레이션 결과 2.2V의 트리거링 전압과 1.1V의 홀딩 전압을 확인할 수 있었다.

  • PDF

IoT의 센싱 기술을 위한 직렬통신 설계 및 구현 (Design and implementation of Serial Communication for IoT Sensing Technology)

  • 박상봉;정대승
    • 문화기술의 융합
    • /
    • 제3권3호
    • /
    • pp.27-30
    • /
    • 2017
  • IoT는 다양한 분야에서 활용 될 수 있는 것은 센서의 역할이 가장 중요 하다고 볼 수 있다. 기존의 센서 정보를 주고 받는 통신 방식은 I2C로 대표적인 직렬 통신 방식이며 클럭과 데이터 2개의 핀을 사용하여 비교적 빠른 속도로 데이터를 전송하는 방식이다. IoT 분야에서 사용되는 사물들이 점차 경량화가 되어가고, 데이터 전송 정보의 양이 적어지면서 전송 속도 보다는 하드웨어의 단순화가 중요한 설계 요소가 되는 응용분야가 증가하고 있다. 본 논문에서는 기존 통신 방식을 분석하고 경량화를 위해 기존 2개의 핀을 사용하던 통신 방식에서 단일 핀을 사용하여, 데이터를 직렬로 송/수신하는 회로를 설계하고 아두이노로 구현 하였다. 제안된 단일 핀 직렬 통신으로 기대 할 수 있는 효과는 전력소모를 낮추어 줄 수 있으며 단순화를 통하여 기존의 디지털 센서분야 IoT 기기들에 적합하다.

10 GHz 단일 위상 분주 방식 주파수 분배기 설계 (10 GHz TSPC(True Single Phase Clocking) Divider Design)

  • 김지훈;최우열;권영우
    • 한국전자파학회논문지
    • /
    • 제17권8호
    • /
    • pp.732-738
    • /
    • 2006
  • 10 GHz까지 동작하는 주파수 1/2 분배기와 주파수 1/4 분배기를 설계하였다. 회로에 사용된 설계 방법은 단일 위상 분주 방식이다. 단일 위상 분주 방식 분배기는 단 하나의 클럭 신호만을 필요로 하고 회로를 구성하는 소자도 크기가 작은 능동 소자로 이루어져 구조가 매우 간단한 장점이 있다. 측정을 통하여 바이어스 전압이 높아질수록 free running 주파수와 동작 주파수 영역이 높아짐을 확인할 수 있었다. 주파수 1/2 분배기와 주파수 1/4 분배기 회로에 바이어스 전압 $3.0{\sim}4.0V$, 입력 파워 16 dBm, 오프셋 전압 $1.5{\sim}2.0V$, 10 GHz 입력 신호를 가했을 때 입력 주파수의 1/2, 1/4에 해당하는 5 GHz, 2.5 GHz의 출력 신호를 각각 얻을 수 있었다. 주파수 1/2 분배기의 레 이 아웃 크기는 $500{\times}500 um^2$이고 측정용 패드와 연결 부분을 제외한 순수한 레이아웃 크기는 $50{\times}40 um^2$이다.

호흡 및 심박수 측정을 위한 비 접촉 방식의 2.4 GHz 바이오 레이더 시스템 (An 2.4 GHz Bio-Radar System for Non-Contact Measurement of Heart and Respiration)

  • 이용진;장병준;육종관
    • 한국전자파학회논문지
    • /
    • 제19권2호
    • /
    • pp.191-199
    • /
    • 2008
  • 본 논문에서는 호흡 및 심박수 측정을 위한 2.4 GHz 바이오 레이더 시스템의 성능을 분석하고 이를 통한 설계 및 구현 과정을 제시하였다. 먼저 2.4 GHz 시스템의 성능을 정량적으로 분석하기 위해, 인체 조직의 전자기적 성질을 이용하여 사람 몸에 의한 손실을 구하였고, 거리에 따른 복조기 출력에서의 SNR을 분석하였다. 5 Hz 대역폭일 때, 50 cm에서 90 % 이상의 success ratio를 성능지표로 삼아 바이오 레이더 성능을 MATLAB을 이용하여 시뮬레이션 하였고, 전체 시스템의 링크 버젯을 완성하였다. 분석 결과를 활용하여 4층 PCB 기판 위에 계산된 링크 버젯을 만족하는 직접 변환 방식의 바이오 레이더 수신기를 설계 및 제작하였다. 측정 결과, 0 dBm 출력에서 5 Hz 대역폭일 때, 50 cm의 거리에서 약 80 %의 success ratio가 측정되어 설계 과정을 검증하였다.

고출력 광대역 초음파 탐촉자를 위한 정합층 설계 (Design of Matching Layers for high Efficiency-wide band Ultrasonic Transducers)

  • 김연보;노용래
    • 한국음향학회지
    • /
    • 제15권5호
    • /
    • pp.82-89
    • /
    • 1996
  • 초음파 탐촉자의 응용분야를 크게 고해상도 분야와 고출력 분야로 나누어 각각의 경우에 대하여 가장 우수한 탐촉자 성능을 구현케 하는 정합층의 물성을 결정하고자 하였다. 나아가 동일한 탐촉자에 대해 이 두 가지 특성이 모두 우수한 것을 요구하는 경우가 일반적이므로 각각의 분야에 대해 동시에 최선일 수는 없으나 두 분야에 공히 만족스러운 특성을 나타낼 수 있도록 하는 정합층의 물성을 최적화 하고자 하였다. 통상적인 등가회로 해석법과는 달리 탐촉자 구성매질들간의 경계면에서의 투과, 반사계수들을 반복 계산하는 방법을 통해 시간영역에서의 파형을 직접 구하고 이를 Fourier Transform하여 주파수 특성을 관찰하여 전형적인 탐촉자의 구조에 대하여 해석한 결과, 각 응용분야별로 가장 우수한 성능을 나타내는 정합층의 조합을 찾아내었다. 본 연구에서 찾은 정합층의 조합은 고출력용, 광대역용으로 각각 특화된 것으로 J. H. Goll과 C. S. Desilets의 방법들과 같은 기존의 연구결과들에 비해서 최대 57%까지 탐촉자 성능의 개선효과를 보았다. 나아가 고해상도와 고출력이 동시에 요구되는 응용분야에 대한 탐촉자의 성능평가를 위하여 새로운 평가지수를 개발하였으며, 적용결과 기존의 정합층 설계법들에 의한 것 보다 양 특성 모두에 걸쳐 더 우수한 탐촉자 성능을 구현할 수 있었다. 본 연구에서 수행한 정합층 설계방법은 다양한 형태의 탐촉자 개발에 있어 유용한 정합층 및 후면층 설계기술로 적용될 수 있을 것이다.

  • PDF

다중 aliasing 소거를 위한 2차 BPS 시스템의 설계 (Design of Second-order BPS Systems for the Cancellation of Multiple Aliasing)

  • 백제인
    • 전자공학회논문지
    • /
    • 제52권3호
    • /
    • pp.162-170
    • /
    • 2015
  • BPS(bandpass sampling) 기술은 입력 신호보다 낮은 주파수로 표본화하는 것으로서, 표본화 처리만으로 기저 대역 신호를 얻을 수 있다. 이 덕분에 별도의 주파수 하향 변환기를 사용하지 않아도 되어, 수신기 회로 구현이 간소화 된다. 2차 BPS 방식은 표본화 장치를 2개 사용하는 것이며, 표본화로 인하여 aliasing 간섭이 발생하더라도 두 가지 BPS 신호를 결합함으로써 간섭 성분을 제거할 수 있다. 본 논문에서는 여러 개의 간섭이 한꺼번에 신호 성분에 aliasing 되는 경우에 대한 2차 BPS 시스템의 설계 문제를 다루었다. 신호 대 간섭 비를 극대화시키도록 interpolant 필터의 최적 위상값을 구하는 방법을 분석하였고, BPS 입력단의 전력밀도 스펙트럼 자료를 이용하여 준최적 위상값을 구하는 실용적인 공식을 도출하였다. 제안된 시스템에 대하여 컴퓨터 시뮬레이션을 수행하였고, 다중 aliasing을 고려함으로써 신호 대 간섭 비가 증가되는 것을 확인하였다.