• 제목/요약/키워드: Post Capacitor

검색결과 55건 처리시간 0.017초

인광성 백색 LED의 가시광 통신 변조 대역폭 향상을 위한 등화기 구현 (Implementation of the Equalization Circuits for High Bandwidth Visible Light Communications Using Phosphorescent White LED)

  • 손경락
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제39권4호
    • /
    • pp.473-477
    • /
    • 2015
  • 본 논문에서는 인광물질을 포함하는 조명용 백색 LED를 이용한 가시광 통신 시스템의 변조 대역폭을 늘리기 위한 등화기를 설계하고 실험적으로 결과를 보였다. 등화기의 성능을 분석하기 위한 해석적 방법으로 회로 시뮬레이터인 PSpice를 이용하였다. 등화기는 저항과 커패시터를 이용한 수동필터와 증폭기를 이용한 능동필터의 조합으로 구성하였다. 등화기를 수신단에 적용함으로써 3.5 MHz 부근의 인광성 백색 LED 변조 대역폭이 청색 광학필터를 사용하지 않고도 25 MHz 까지 확장되었다. 상용화된 라운드형 백색 LED 1개와 PIN형 광 다이오드 1개를 이용하여 구현한 가시광 통신 시스템에서 진폭편이변조 방식으로 변조된 LED의 가시광 신호는 1미터 거리에서 35 Mbit/s 데이터 전송률을 보였다. 이때의 비트 에러율은 $7.6{\times}10^{-4}$이었으며 이는 순방향 오류 정정의 한계인 $3.8{\times}10^{-3}$ 이하를 만족하였다.

스핀 코팅법으로 증착한 (Bi1La1)4Ti3O12 박막의 후속 열공정에 따른 입자 크기 및 결정 방향성 변화 (Thermal Process Effects on Grain Size and Orientation in (Bi1La1)4Ti3O12 Thin Film Deposited by Spin-on Method)

  • 김영민;김남경;염승진;장건익;류성림;선호정;권순용
    • 한국전기전자재료학회논문지
    • /
    • 제20권7호
    • /
    • pp.575-580
    • /
    • 2007
  • A 16 Mb 1T1C FeRAM device was integrated with BLT capacitors. But a lot of cells were failed randomly during the measuring the bit-line signal distribution of each cell. The reason was revealed that the grain size and orientation of the BLT thin film were severely non-uniform. And the grain size and orientation were severely affected by the process conditions of post heat treatment, especially nucleation step. The optimized annealing temperature at the nucleation step was $560^{\circ}C$. The microstructure of the BLT thin film was also varied by the annealing time at the step. The longer process time showed the finer grain size. Therefore, the uniformity of the grain size and orientation could be improved by changing the process conditions of the nucleation step. The FeRAM device without random bit-fail cell was successfully fabricated with the optimized BLT capacitor and the sensing margin in bit-line signal distribution of it was about 340 mV.

상업용 활성탄의 후처리에 의하여 제조된 전기이중층 커패시터용 전극재의 특성 (Performance of EDLC Electrodes Prepared by Post Treatments of Commercial Activated Carbon)

  • 우징유;홍익표;김명수
    • 한국응용과학기술학회지
    • /
    • 제30권2호
    • /
    • pp.362-370
    • /
    • 2013
  • Coconut shell 계 상용 활성탄을 후처리하여 EDLC 전극재로 적용하였다. Coconut shell계 활성탄을 별도의 처리없이 EDLC 전극재로 사용하였을 때, 초기 무게용량 및 부피용량은 66 F/g 및 39 F/cc이었고, 100 사이클 충 방전을 반복한 후, 각각 54 F/g 및 32 F/cc로 감소하여 82%의 충 방전효율을 나타내었다. 충 방전 반복에 따른 용량의 감소폭이 크며, CV 특성에서 부반응에 의한 분극현상이 발생하여 전극재로 적합하지 않았다. 상업용 활성탄에 포함된 불순물을 효율적으로 제거하기 위하여 알칼리 및 산 처리를 하였고, 그 후 세공 분포와 표면의 산성 관능기 함량을 제어하기 위하여 질소 분위기에서 열처리하였다. 알칼리 및 질산처리 한 후 $800^{\circ}C$에서 열처리한 전극재의 경우, 초기부피용량 44 F/cc, 100사이클 후 42 F/cc로서 실용화 가능한 수준의 높은 부피용량 및 95% 이상의 높은 충 방전 효율을 나타내었다.

주파수 전압 변환을 이용한 듀얼 모드 벅 변환기 모드 제어 설계 (Mode Control Design of Dual Buck Converter Using Variable Frequency to Voltage Converter)

  • 이태헌;김종구;소진우;윤광섭
    • 한국통신학회논문지
    • /
    • 제42권4호
    • /
    • pp.864-870
    • /
    • 2017
  • 본 논문은 넓은 부하 전류를 요구하는 휴대 기기에서 사용될 목적으로 주파수 전압 변환을 이용하여 모드 제어 가능한 듀얼 모드 벅 변환기를 설명한다. 기존의 히스테스테릭 벅 변환기의 문제인 저 부하에서의 PLL 보상 및 효율 저하를 제안하는 듀얼 벅 변환기의 개선된 PFM 모드를 통해 해결한다. 또한 기존의 듀얼 모드 벅 변환기의 주요 회로인 모드 제어기에서의 부하 변화 감지의 어려움과 느린 모드 전환 속도를 제안하는 모드 제어기로 개선 시킨다. 제안하는 모드 제어기는 최소 1.5us의 모드 전환 시간을 가진다. 제안하는 DC-DC 벅 변환기는 $0.18{\mu}m$ CMOS 공정에서 설계하였으며 칩 면적은 $1.38mm{\times}1.37mm$이다. 기생 소자를 포함한 인덕터와 커패시터를 고려한 후 모의실험 결과는 1~500mA의 부하 전류 범위에서 입력 전압을 2.7~3.3V를 가지며 PFM 모드는 65mV이내, 히스테리틱 모드에서는 고정된 스위칭 주파수 상태에서 16mV의 출력 리플 전압을 가지는 1.2V의 출력 전압을 생성한다. 제안하는 듀얼 모드 벅 변환기의 최대 효율은 80mA에서 95%를 나타내며 해당 전체 부하 범위에서 85% 이상의 효율을 지닌다.

강유전체 기억소자 응용을 위한 하부전극 최적화 연구 (Bottom electrode optimization for the applications of ferroelectric memory device)

  • 정세민;최유신;임동건;박영;송준태;이준식
    • 한국결정성장학회지
    • /
    • 제8권4호
    • /
    • pp.599-604
    • /
    • 1998
  • 본 논문은 PZT 박막의 기억소자 응용을 위한 Pt 그리고 RuO2 박막을 조사하였다. 초고주파 마그네트론 스퍼터링 방법을 이용하여 하부전극을 성장하였으며, 조사된 실험변수는 기판온도, 가스 부분압, RF 전력 그리고 후열처리 등이다. 기판온도는 Pt, $RuO_2$박막의 결정구조 뿐만 아니라 표면구조 및 비저항 성분에 크게 영향을 주었다. Pt 박막의 XRD 분석으로 기판온도가 상온에서 $200^{\circ}C$까지는 (111) 그리고 (200) 면이 혼재하는 결과를 보였으나 $300^{\circ}C$에서는 (111) 면으로 우선 방위 성장 특성을 보였다. XRD와 AFM 해석으로부터 Pt 박막 성장시 기판온도 $300^{\circ}C$, RF 전력 80W가 추천된다. 산소 분압비를 0~50%까지 가변하여 조사한 결과 산소가 5% 미만으로 공급되면 Ru 금속이 성장되고, 산소 분압비가 10 ~40%까지는 Ru와 $RuO_2$ 상이 공존하였으며 산소 분압비가 50%에서는 순수한 $RuO_2$상만이 검축되었다. 이 결과로부터 RuO2/Ru 이층 구조의 하부전극 형성이 산소 가스 부분압을 조절하여 한번의 공정으로 성장 가능하며, 이런 구조를 이용하면 금속의 낮은 비저항을 유지하면서도 PZT 박막의 산소 결핍에 의한 기억소자의 피로도 문제를 완화할 것으로 사료된다. 후 열처리 온도를 상온에서부터 $700^{\circ}C$까지 증가할 때 Pt와 $RuO_2$의 비저항 성분은 선형적 감소 추세를 보였다. 본 논문은 강유전체 기억소자 응용을 위한 최적화된 하부전극 제적조건을 제시한다.

  • PDF