• 제목/요약/키워드: Pipe-lined architecture

검색결과 3건 처리시간 0.016초

Homogeneous Transformation Matrix의 곱셈을 위한 병렬구조 프로세서의 설계 (A Parallel-Architecture Processor Design for the Fast Multiplication of Homogeneous Transformation Matrices)

  • 권두올;정태상
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제54권12호
    • /
    • pp.723-731
    • /
    • 2005
  • The $4{\times}4$ homogeneous transformation matrix is a compact representation of orientation and position of an object in robotics and computer graphics. A coordinate transformation is accomplished through the successive multiplications of homogeneous matrices, each of which represents the orientation and position of each corresponding link. Thus, for real time control applications in robotics or animation in computer graphics, the fast multiplication of homogeneous matrices is quite demanding. In this paper, a parallel-architecture vector processor is designed for this purpose. The processor has several key features. For the accuracy of computation for real application, the operands of the processors are floating point numbers based on the IEEE Standard 754. For the parallelism and reduction of hardware redundancy, the processor takes column vectors of homogeneous matrices as multiplication unit. To further improve the throughput, the processor structure and its control is based on a pipe-lined structure. Since the designed processor can be used as a special purpose coprocessor in robotics and computer graphics, additionally to special matrix/matrix or matrix/vector multiplication, several other useful instructions for various transformation algorithms are included for wide application of the new design. The suggested instruction set will serve as standard in future processor design for Robotics and Computer Graphics. The design is verified using FPGA implementation. Also a comparative performance improvement of the proposed design is studied compared to a uni-processor approach for possibilities of its real time application.

Full-pipelined CTR-AES를 이용한 Giga-bit 보안모듈 설계 (A design of Giga-bit security module using Fully pipe-lined CTR-AES)

  • ;박주현;김영철;김광옥
    • 한국정보통신학회논문지
    • /
    • 제12권6호
    • /
    • pp.1026-1031
    • /
    • 2008
  • 현재 가정과 소규모 사업장에서 재정적인 변화와 개인 커뮤니케이션 그리고 원격의료에 이르기까지 점점 GPON 사용이 일반화 되어가고 있다. 이러한 PON의 다중사용 때문에 개인정보 보호와 커뮤니케이션 보호를 위한 보안의 필요성이 더더욱 커지고 있다. 이를 위해 이 논문에서는 Virtex4 FPGA를 기반으로 AES의 카운터 모드를 구현하였다. 본 논문에서 구현된 구조는 pipeline 구조 구현을 위하여 크게 세 가지 특징을 가지고 있는데 1) composite filed 연산을 이용한 Subbyte, 2) efficient MixColumn transformation, 그리고 3) on-the-fly key scheduling이다. 구현된 S-box는 면적의 17% 감소와 on-the-fly key 스케줄링 기법으로 pipeline 구조에 특화된 key-expander 기능을 구현하였다.

엔진 없이 전기로 구동되는 자동차의 가상 엔진 음 구현을 위한 음원합성 IC에 관한 연구 (The study of sound source synthesis IC to realize the virtual engine sound of a car powered by electricity without an engine)

  • 구재을;홍재규;송영욱;이기창
    • 한국음향학회지
    • /
    • 제40권6호
    • /
    • pp.571-577
    • /
    • 2021
  • 본 연구는 기존의 엔진 없이 전기로 운행되는 자동차에 가상의 엔진소리를 구현해주는 반도체 에 관한 연구로, 운전자의 욕구 및 보행자의 안전을 지키기 위해 Adaptive Difference PCM(ADPCM) 방식과 Frequency modulation 방식을 조합하여 생생한 엔진음을 구현하였다. 또한 미디를 응용하는 전자음 합성 알고리즘을 제안하여 엔진음 합성방법, 엔진음 발생 시스템의 구성 모델을 제시한다. 본 연구는 운전자와 보행자를 모두 만족시키기 위해 캔 통신을 이용하여 운전자의 운전 습관에 따라 전해지는 엔진회전량, 차량 속도, 가속 페달 눌림 량, 토크 등의 정보를 받은 후, 미리 설정된 적절한 파라미터에 따라 주파수 변조를 위한 인터폴레이션, 정보량 축소를 위하 ADPCM 알고리즘, 엔진음을 쉽게 만들기 위한 미디 포맷을 이용하여 시스템과 운전자의 의도를 정확히 반영할 수 있는 인터렉션 알고리즘을 구현하였다.