• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.1214-1218
• /
• 2006

We introduced simple fabrication process for field emission devices based on carbon nanotubes (CNTs) emitters. Instead of using the ITO material as a transparent electrode, a metal (Au) with thickness of 5-20nm was used. Moreover, the ITO patterning process was eliminated by depositing metal layer, before the CNT printing process. In addition, the thin metal layer on photo resist (PR) layer was used as UV block. We fabricated the CNT field emission arrays of triode structure with simple process. And I-V characteristics of field emission arrays were measured. The maximum current density of $254{\mu}A/cm2$ was achieved when the gate and the anode voltage was kept 150V and 3000V, respectively. The distance between anode and cathode was kept constant.

• 한국세라믹학회지
• /
• 제47권6호
• /
• pp.623-626
• /
• 2010

We synthesized ZnO nanowires patterned on Si substrate and investigated the field emission properties of the nanowires. Firstly, Au catalyst layers were fabricated on Si substrate by photo-lithography and lift-off process. The diameter of Au pattern was $50\;{\mu}m$ and the pattern was arrayed as $4{\times}4$. ZnO nanowires were grown on the Au catalyst pattern by the aid of Au liquid phase. The orientation of the ZnO nanowires was vertical on the whole. Sufficient brightness was obtained when the electric field was $5.4\;V/{\mu}m$ and the emission current was $5\;mA/cm^2$. The threshold electric field was $5.4\;V/{\mu}m$ in the $4{\times}4$ array of ZnO nanowires, which is quite lower than that of the nanowires grown on the flat Si substrate. The lower threshold electric field of the patterned ZnO nanowires could be attributed to their vertical orientation of the ZnO nanowires.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.208-208
• /
• 2008

Micro patterning of conductor line/space on LTCC green sheet in the LTCC module is an important process for miniaturization in 3D integrated circuits. This work presented the effect of inorganic binders on the microstructure, adhesion, electrical resistivity, shrinkage and line/space resolution, which is a part of study in photoimageable conductor paste. The photoimageable conductor paste contains silver powder, polymer binder, monomer, photo-initiator, UV absorber, and solvent. The inorganic binders were furnished with varied weight percentage of anorthite, diopside and MLS-62 glass frits from 0% to 7%. The Line/space sizes thus obtained was under 25 micron.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.484-485
• /
• 2011

반사방지(Anti-Reflection, AR) 특성은 태양전지, LED, 광검출기 등의 광전소자와 디스플레이의 효율과 투과도를 향상시키기 위해 적용되고 있다. 또한 최근에 네비게이션, 스마트폰의 보급 증가로 인해 소형 디스플레이에 지문방지와 동시에 반사방지 기능을 갖는 필름이 사용되고 있다. 현재 적용되고 있는 반사방지 필름은 다층박막 코팅으로 형성된 필름[1]으로 생산단가와 박막의 내구성 및 신뢰성에 문제점을 가지고 있다. 이런 문제점을 해결하기 위해 나노구조로 제작 되는 반사방지 필름에 관한 연구가 활발히 진행되고 있다[2]. 나노구조로 형성된 반사방지 구조는 moth-eye 구조라고 하며, 기본 원리는 원뿔 형태를 형성된 나노 구조를 통해 공기와 나노구조 사이의 유효 굴절률을 서서히 변화시켜 반사를 줄이는 것이다. 그러므로 moth-eye 나노구조는 파장 이하의 pitch와 파장 크기의 높이를 갖도록 구조가 제작되어야 한다[3]. Photo-lithography[4], e-beam lithography[5], interference lithography[6], dip-pen nanolithography[7], hybrid nano-patterning lithography[8] 등 여러 가지 방법으로 나노 구조를 제작하고 있으나, 네비게이션이나 스마트폰 등에 적용될 수 있는 대면적으로 제작하기 위해서는 roll-to-roll printing과 같은 대면적 공정을 이용하여 제작하는 것이 필요하다. 본 논문에서는 원통형 알루미늄 rod에 양극산화를 통해 다공성 AAO(anode aluminium oxide) template를 제작하고, roll-to-roll printing 기술을 사용하여 moth-eye 나노구조를 갖는 반사방지 필름을 제작하는 것에 대해 기술하였다.

• Journal of information and communication convergence engineering
• /
• 제5권1호
• /
• pp.42-44
• /
• 2007

The a-Si:H TFTs decreasing parasitic capacitance of source-drain is fabricated on glass. The structure of a-Si:H TFTs is inverted staggered. The gate electrode is formed by patterning with length of $8{\mu}m{\sim}16{\mu}m$ and width of $80{\sim}200{\mu}m$ after depositing with gate electrode (Cr) $1500{\AA}$ under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photoresistor on gate electrode in sequence, respectively. The thickness of these, thin films is formed with a-SiN:H ($2000{\mu}m$), a-Si:H($2000{\mu}m$) and $n^+a-Si:H$ ($500{\mu}m$). We have deposited $n^+a-Si:H$, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the $n^+a-Si:H$ layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. The a-Si:H TFTs decreasing parasitic capacitance of source-drain show drain current of $8{\mu}A$ at 20 gate voltages, $I_{on}/I_{off}$ ratio of ${\sim}10^8$ and $V_{th}$ of 4 volts.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.51-51
• /
• 2010

Group III-nitride semiconductors have been widely studied as the materials for growth of light emitting devices. Currently, GaN devices are predominantly grown in the (0001) c-plane orientation. However, in case of using polar substrate, an important physical problem of nitride semiconductors with the wurtzite crystal structure is their spontaneous electrical polarization. An alternative method of reducing polarization effects is to grow on non-polar planes or semi-polar planes. However, non-polar and semipolar GaN grown onto r-plane and m-plane sapphire, respectively, basically have numerous defects density compared with c-plane GaN. The purpose of our work is to reduce these defects in non-polar and semi-polar GaN and to fabricate high efficiency LED on non/semi-polar substrate. Non-polar and semi-polar GaN layers were grown onto patterned sapphire substrates (PSS) and nano-porous GaN/sapphire substrates, respectively. Using PSS with the hemispherical patterns, we could achieve high luminous intensity. In case of semi-polar GaN, photo-enhanced electrochemical etching (PEC) was applied to make porous GaN substrates, and semi-polar GaN was grown onto nano-porous substrates. Our results showed the improvement of device characteristics as well as micro-structural and optical properties of non-polar and semi-polar GaN. Patterning and nano-porous etching technologies will be promising for the fabrication of high efficiency non-polar and semi-polar InGaN LED on sapphire substrate.

• 한국결정성장학회지
• /
• 제29권6호
• /
• pp.345-351
• /
• 2019

디지털 잉크젯 프린팅 기술은 고해상도, 빠른 인쇄 속도, 높은 잉크 효율과 같은 장점과 함께 다양한 소재 적용이 용이하여 반도체, 디스플레이, 세라믹 타일 등의 산업 분야에서 주목을 받고 있다. 최근에는 전통적인 잉크 소재에서 벗어나 우수한 내열성, 내광성, 내화학성 등을 보이는 기능성 소재도 잉크젯 프린팅 공정에 적용하려는 시도가 활발히 진행되고 있다. 특히 2차원 인쇄뿐만 아니라 3차원 적층인쇄에 관한 연구도 시작되고 있으며 이를 위해서는 토출되는 잉크의 유변학적 물성과 프린트되는 기판과의 상호작용를 제어하는 것이 필수적이다. 본 연구에서는 나노 실리카 입자가 포함된 광경화성 세라믹 잉크를 합성하고 잉크의 물성과 프린팅 기판의 표면특성을 제어하였다. 나노 실리카 입자가 포함된 광경화성 세라믹 잉크의 퍼짐현상을 억제하고 기판과의 접촉각 특성을 개선함으로써 결과적으로 프린팅 해상도 및 적층성을 향상시켰으며 잉크젯 프린팅을 이용한 광경화 나노 실리카 잉크의 3D 프린팅에 대한 가능성을 확인하였다.

• 한국정보통신학회논문지
• /
• 제13권7호
• /
• pp.1393-1398
• /
• 2009

본 연구는 LCD용 비정질 실리콘박막트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거 한다. 그 위 에 Cr층을 증착한 후 패터닝 하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.154-154
• /
• 2006

글씨 전도성 잉크의 인쇄공정에 있어서 반복인쇄를 정밀하게 수행할 수 있는 기술로서 align system을 개발하였다. 이 system의 resolution 은 0.5um 이며 인쇄 working plate의 이송속도는 최대 1.5m/s 이다. 현재 소성 공정을 포함한 반복인쇄 실험은 30um이상의 drop탄착점 오차를 보이고 있으며, 두께와 전기전도도 향상을 위한 정밀한 align system이 필요하게 되었다. 이를 충족시키기 위해 개발되어진 초정밀 align system은 $1{\sim}2{\mu}m$이내의 오차로 반복인쇄가 가능하며, head가 토출하는 잉크의 straightness 및 전도성 잉크를 토출하는 인쇄평가기의 기계적 정밀도도 확인할 수 있다. 모든 잉크 배선의 두께 항상 인쇄실험이 가능하며, substrate의 종류와 잉크에 제한적이지 않다. 특히 prototype의 기판배선을 위해 PCB에 배선을 형성할 시에 본 system으로 직접 align mark를 지정할 수 있어 기판 내에 미리 제작되어진 align용 인식마크가 불필요하다. 이 system을 이용하여 drop과 배선의 반복인쇄실험을 진행하였으며, 광학현미경과 3D profiler를 사용하여 분석해 보았다.

• 한국산학기술학회논문지
• /
• 제18권5호
• /
• pp.674-680
• /
• 2017

본 논문은 현재 개인 휴대기기 및 대형 디스플레이 장비의 제어에서 폭넓게 사용되고 있는 터치스크린 패널 (TSP; Touch Screen Panel)의 정상 작동 유무를 확인하기 위한 micro bump 제작 기술에 관한 연구이다. 터치스크린 패널은 감압식, 정전식 등의 여러 가지 방식이 있으나 지금은 편리성에 의하여 정전식 방식이 주도하고 있다. 정전식의 경우 해당하는 좌표의 접촉에 따라 전기적 신호가 변화하게 되고, 이를 통하여 접촉 위치를 확인할 수 있으며 따라서 접촉 위치에 따른 전기 특성 검사가 필수적이다. 검사공정에서 TSP의 모델이 변경됨에 따라 새로운 micro bump를 제작이 및 검사 프로그램의 수정이 필수적이다. 본 논문에서는 새로운 micro bump 제작 시 mask를 사용하지 않아 보다 경제적이며 변화에 대응이 유연한 maskless lithography 시스템을 이용하여 micro bump 제작 가능성에 대하여 확인하였다. 이를 위하여 제작되는 bump의 pitch에 따른 전기장 간섭 시뮬레이션을 진행하였으며, maskless lithogrphy 공정을 적용하기 위한 패턴 이미지를 생성하였다. 이후 MEMS 기술에 해당하는 PR(Photo Resist) 패터닝 공정에서 노광(Lithography) 공정 및 현상(Developing) 공정을 통하여 PR 마스크를 제작한 후 electro-plating 공정을 통하여 micro bump를 제작하였다.