• 한국인터넷방송통신학회논문지
• /
• 제9권2호
• /
• pp.97-103
• /
• 2009

본 논문에서는 슈퍼스칼라에서 윈도우 크기에 따른 명령 페치율에 따라 혼합형 값 예측기의 성능을 평가한다. 일반적으로, 명령의 데이터 의존성은 명령의 페치수에 따라 증가된다. 그러므로, 명령 페치율이 증가할 때 값 예측기의 성능이 높다고 본다. 이러한 성능은 명령 페치 메카니즘인 컬랩싱 버퍼와 트레이스 캐쉬로 연구한다. 실험결과는 명령 윈도우 크기에 따른 명령 페치율 증가와 혼합형에서 non-tc 와 tc을 적용한 IPC와 예측률의 값 예측기의 성능 효과를 평가한다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제52권1호
• /
• pp.9-15
• /
• 2003

To improve the performance of PID controller of high order systems by model reduction, we proposed two model reduction methods. One, Original model with two point $({\angle}G(jw)=\;-{\pi}/2,\;-{\pi})$ in Nyquist curve used gradient base method and genetic algorithm. The other, Original model without two point$({\angle}G(jw)=\;-{\pi}/2,\;-{\pi})$in Nyquist curve used to add very small dead time. This method has annexed very small dead time on the base model for reduction, and we remove it after getting the reduced model, and , we improved Smith-predictor for a dead-time compensator using genetic algorithms. This method considered four points$({\angle}G(jw)=0,\;-\pi/2,\;-\pi,\;-3\pi/2)$ in the Nyquist curve to reduce steady state error between original and reduced model. It is shown that the proposed methods have more performance than the conventional method.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권8호
• /
• pp.741-751
• /
• 2000

슈퍼스칼라 프로세서에서 명령어 수준 병렬성(Instruction Level Parallelism)을 적극적으로 활용하기 위해서는 명령들 사이에 존재하는 제어 종속관계 및 데이타 종속관계를 극복하는 것이 필수적이다. 데이타 값 예측은 하나의 명령 결과가 생성되기 전에 미리 결과 값을 예측하고 이 예측된 결과를 사용하여 데이타 종속관계가 있는 명령들을 투기적으로 실행(speculative execution)하는 기법이다. 본 논문에서는 동적 분류 능력을 갖는 혼합형 데이타 값 예측기를 제안한다. 제안된 예측기는 최근 값 예측기, 스트라이드 예측기 및 2 단계 예측기를 결합한 혼합형으로 구성되며, 예측되는 명령은 하드웨어에 의한 동적 분류에 의해 각 예측기로 할당된다. 각 명령들의 특성에 따라 각 예측기로 실행 시에 동적 분류됨으로써 각 예측기는 기존의 혼합형 방식보다도 더욱 효과적으로 활용될 수 있다. 제안된 방식의 타당성 검증을 위해 실행구동방식(execution-driven) 시뮬레이터를 사용하여 SPECint95 벤치마크를 시뮬레이션하여 비교한다. 실험 결과 Instruction Per Cycle 비교실험에서 2 단계 예측기 보다 0.36, 혼합형 예측기 보다 0.0l8의 성능을 보였고, 제안된 방식이 기존의 혼합형 방식보다 예측 정확도가 평균 16%가 향상되었고, 하드웨어 비용을 측정한 결과 45%의 감소효과를 얻었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.21-23
• /
• 1998

본 논문에서 ILP (Instruction Level Parallelism)의 성능향상을 위하여 데이터 값들을 미리 예측하여 병렬로 이슈(issue)하고 수행하는 기존의 데이터 값 예측기(data value predictor)를 비교 분석하여 각 예측기의 예측율을 측정하고, 2-단계 데이터 값 예측기(Two-Level Data Value Predictor)와 혼합형 데이터 값 예측기(Hydrid Data Value Predictor)에서 발생되는 aiasing 을 측정하기 위해 수정된 데이터 값 예측기를 사용하여 측정한 결과 aliasing은 50% 감소하였지만 예측율에는 영향을 미치지 못함과 데이터 값 예측기의 예측율을 측정한 결과 혼합형 데이터 값 예측기의 예측율이 2-단계 데이터 값 예측기와 스트라이드 데이터 값 예측기(Stride Data Value Predictor)에서 평균 5.7%, 최근 값 예측기(Last Data Value Predictor)보다는 평균 38%의 예측 정확도가 높음을 입증하였다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.25-32
• /
• 2007

본 논문은 시간 응답을 과도응답과 정상상태 응답으로 분류하여 1차의 지연시간을 포함한 공정을 동정하는 새로운 모델링 방법을 제시했다. 먼저 공정의 입.출력 데이터를 분석하여 공정의 상태를 정상상태 응답과 과도상태 응답으로 분류한다. 그 다음 최소 자승법을 사용하여 정상상태 응답은 하나의 1차의 지연시간을 갖는 공정으로 추정하고, 과도상태 응답은 여러 개의 모델로 나누어 모델링 한다. 최적의 PID 동조법으로는 지연시간을 보상하는 Smith- Predictor 구조에 성능지수 ITAE값이 최소가 되도록 설계하였다. 시뮬레이션을 통하여 다양한 공정에 대하여 본 논문에서 제안한 방법을 적용하여, 모델축소 방법의 정확성 및 제어기 성능의 개선을 보였다.

• 한국전자통신학회논문지
• /
• 제5권3호
• /
• pp.256-261
• /
• 2010

본 연구에서는 신경회로망의 일종인 GRNN을 이용하여 동영상 대역분할 부호화에 적용하고자 하는 새로운 비선형 움직임 예측기를 제안하였다. 제안된 비선형 예측기의 성능은 가장 일반적으로 많이 사용되는 블록매칭 알고리즘과 비교하였다. 결과적으로 제안된 비선형 움직임 예측기는 블록매칭 알고리즘보다 2-3dB 성능이 우수함을 알 수 있었다. 특히, 제안된 예측기는 클러스터링 과정과 잡음 신호를 둔화시키는 기능이 있어서 원영상의 에지를 잘 보존하는 장점이 있음을 알 수 있다. 이러한 결과는 인간의 시각적 특성에 중요하며 동영상의 대역분할 부호화에서도 우수한 특성을 나타낸다.

• Agribusiness and Information Management
• /
• 제1권2호
• /
• pp.43-60
• /
• 2009

To improve the performance of wide-issue superscalar processors, it is essential to increase the width of instruction fetch and the issue rate. Removal of control hazard has been put forward as a significant new source of instruction-level parallelism for superscalar processors and the conditional branch prediction is an important technique for improving processor performance. Branch mispredictions, however, waste a large number of cycles, inhibit out-of-order execution, and waste electric power on mis-speculated instructions. Hence, the branch predictor with higher accuracy is necessary for good processor performance. In global-history-based predictors like gshare and GAg, many mispredictions come from commit update of the branch history. Some works on this subject have discussed the need for speculative update of the history and recovery mechanisms for branch mispredictions. In this paper, we present a new mechanism for recovering the branch history after a misprediction. The proposed mechanism adds an age_counter to the original predictor and doubles the size of the branch history register. The age_counter counts the number of outstanding branches and uses it to recover the branch history register. Simulation results on the SimpleScalar 3.0/PISA tool set and the SPECINT95 benchmarks show that gshare and GAg with the proposed recovery mechanism improved the average prediction accuracy by 2.14% and 9.21%, respectively and the average IPC by 8.75% and 18.08%, respectively over the original predictor.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
• /
• pp.65-68
• /
• 1997

溜is paper is concerned with the controllers for time-delay systems which has an integrator. It is known that high performance can be obtained for the systems response and load disturbance rejection by adjusting the only three parameters of the modified Smith predictor. In the case of the time-delay systems with repeated poles, good performance cannot be obtained with the modified Smith predictor. But superior performance can be obtained through the intentional delay parameters mismatch. The calculating method for the approximation delay parameter values is proposed. Simulation results show the improved response characteristics with the proposed delay parameter values.

• 한국정보처리학회논문지
• /
• 제7권7호
• /
• pp.2196-2203
• /
• 2000

As processor's operational frequency increases and processors execute multiple instructions per cycle, the processor performance becomes more dependent on the load operand referencing latency and the data dependency. To reduce the operand fetch latency and to increase ILP by breaking the data dependency, we propose a value-address hybrid predictor using a reasonable size prediction buffer and analyse the performance improvement by the proposed predictor. Through the extensive simulation of 5 benchmark programs, the proposed hybrid prediction scheme accurately predicts 62.72% of all loads which are 12.64% higher than the value prediction scheme and show its cost-effectiveness compared to the address predition scheme. In addition, we analyse the performance improvement achieved by the stride management and the history of previous predictions.

• 조명전기설비학회논문지
• /
• 제19권7호
• /
• pp.15-19
• /
• 2005

시간지연이 존재하는 시스템의 제어기 설계에 많이 사용되는 Smith Predictor는 플랜트와 모델이 완전히 일치해야만 특성방정식에서 시간지연을 제거 할 수 있기 때문에 실제 공정에서는 적용하기가 매우 어렵다. 본 논문에서는 Smith Predictor의 모델을 플랜트와 일치한 식이 아닌 시간지연을 포함한 2차식 형태로 제안하여 큰 시간지연에서의 응답특성을 향상 시켰다. PI 제어기의 적분상수의 범위를 제안하였다.