• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.28-34
• /
• 2010

본 논문에서는 13.56 MHz 반송주파수를 사용하며, ISO1443 A타입/B타입, 15693을 만족하는 RFID 리더기용 송수신기를 설계하였다. 수신기에서 자동적으로 비교전압을 생성하기 위해서 양과 음의 두 피크전압을 검출할 수 있는 음의 피크검출기와 양의 피크검출기와 수신된 신호의 세기에 따라 기준전압의 결정 레벨(decision level)을 가변 할 수 있는 데이터 슬라이서를 사용한 회로를 제안하였다. 송신기는 15693 표준 스펙을 만족시키기 위해서는 큰 출력스왕 및 전류가 필요하게 된다. 이런 이유로 고정된 부하에서도 전원 전압이상의 출력스윙이 가능하고，큰 전류를 흐릴 수 있는 코일부하를 사용하면서 세 가지 표준 모두 만족시킬 수 있었다. 또한 각 표준에 따라 출력전류는 5 mA~240 mA, 변조율은 100%, 30%~5%까지 조정 가능하도록 하였다. 13.56 MHz RFID 리더기는 CM0S $0.18\;{\mu}m$ 공정과 3.3V 단독전압을 사용하였다. 패드 제외한 칩 면적은 $1.5\;mm\;{\times}\;1.5mm$ 이다.

• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1693-1698
• /
• 2015

본 논문은 이중 펄스 폭을 지닌 PFM(Pulse-Frequency Modulator) 부스트 변환기를 제안한다. 부스트 변환기의 구동 회로 구조는 밴드 갭 기준 전압 발생 회로와 이를 이용해 여러 가지의 기준 전압을 생성하는 기준 전압 발생 회로, 소프트 시동 회로, 에러 증폭기, 고속 전압 비교기, 인덕터 전류 센싱 회로, 펄스 폭 발생 회로로 구성되어있다. 변환기는 부하 전류 상태에 따라 서로 다른 최대 인덕터 전류 값을 갖도록 구성해 부하 범위를 넓히고, 출력 전압 리플을 감소하도록 했다. 제안된 PFM 부스트 변환기는 입력 전압으로 3.7V를 받고, 18V의 출력 전압을 생성한다. 구동 가능한 부하 전류는 0.1~300mA의 범위를 가진다. 모의실험 결과 저 부하 전류 동작 구간에서 0.43%, 고 부하 전류 동작 구간에서는 0.79%의 출력 전압 리플을 보였다. 변환기는 저 부하 구간에서 85%의 효율을 나타내며 20mA에서 86.4%로 최대의 효율을 나타냈다.

• 한국전자파학회논문지
• /
• 제21권1호
• /
• pp.53-60
• /
• 2010

본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 있으며, 궤환 회로의 경우 7개의 함수 블록으로 구성되어 있다. 본 논문에서는 변화되는 신호 전압을 감지하는 것과 이전 상태를 기억하는 저장 회로에 초점을 두어 불필요한 전력 소비를 제거하였다. 기억 기능 특성을 갖는 궤환 회로의 출력값을 이용하여 통제되는 저잡음 증폭기는 11.39 dB에서 22.74 dB까지 변하며, 최고 이득 모드일 때 잡음 지수가 최적화 되도록 설계되었다. 변환 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 5.68~6.75 mW를 소비한다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.34-41
• /
• 1998

자기 띠 저장 시스템에서 데이터를 저장하고 복원할 수 있는 칩을 구현하였다. 구현된 칩은 아날로그 회로와 디지털 회로가 한 칩안에 같이 내장되어 있으며 F/2F 인코딩과 디코딩을 동시에 지원한다. 아날로그 부분은 초단 앰프, 첨두치 검출기, 비교기, 기준전압 생성회로 등으로 구현 되었으며 디지탈 회로 부분은 기준 윈도우 신호 발생부, F/2F 신호 길이를 측정하는 up/down 계수부, 비트 에러 검출부 및 기타 제어(control) 회로 등을 포함한다. 검출되는 신호특성을 파악하여 아날로그 회로부 설계를 최적화 함으로써 기존의 시스템에서 흔히 쓰이는 AGC(automatic gain control) 회로를 제거하였다. 또 일정한 비트의 길이를 초과한 파손 비트 또는 다분할로 파손된 비트 등을 감지한 경우 신속하게 기준 비트를 재 설정함으로서 데이터의 오인식을 없애주는 회로를 제안하였다. 제안된 회로는 $0.8{\mu}m$ CMOS N-well 일반 공정을 이용하여 구현 되었으며 3.3 V에서 부터 7.5 V의 공급 전압 범위에서 동작하도록 설계 되었다. 5 V의 전원 공급시 약 8 mW의 소모 전력을 보여 주고 있으며 칩 면적은 패드를 포함하여 $3.04mm^2(1.6mm{\times}1.9mm)$이다.