• 제목/요약/키워드: Pattern-chip

검색결과 311건 처리시간 0.026초

다자유도 구동스테이지와 비전시스템을 이용한 플립칩 본더 개발 (Development of the Flip-Chip Bonder using multi-DOF Motion Stage and Vision System)

  • 황달연;전승진;김기범
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2003년도 춘계학술대회 논문집
    • /
    • pp.1717-1722
    • /
    • 2003
  • In this paper we developed flip-chip bonder using XY stage, liner-rotary actuator and vision system. We depicted the major parts of the developed flip-chip bonder. Then we discussed several problems and their solutions such as vision and motion control, pick-up module position accuracy, separation of chip from the blue taped hoop, etc. We used a post guide to improve the horizontal positional accuracy against the long arm. Also, we used an ejector module and synchronization technique for easy chip separation from the blue tape.

  • PDF

Bluetooth용 Chip Antenna설계 및 특성 고찰 (Design and Characteristics of a Chip Antenna for Bluetooth)

  • 고영혁
    • 대한전자공학회논문지TC
    • /
    • 제41권5호
    • /
    • pp.47-52
    • /
    • 2004
  • 본 논문에서는 Blluetooth 주파수 대역 2.402∼2.4800㎓에서 동작하는 마이크로 칩 안테나를 제작하였다. 안테나는 54㎜×19㎜×0.8㎜의 bluetooth PCB 크기와 11㎜×4㎜×1.6㎜의 칩 크기를 갖는다. 설계 제작된 Bluetooth용 칩 안테나는 2.45㎓의 중심주파수에서 10.71%의 대역폭을 갖고, 임의의 급전점 변화에 따라 대역폭과 공진주파수의 변화를 보였다. 또한, 칩안테나의 측정된 방사패턴에서 E-면과 H-면을 비교 분석하였다.

Pager 동작 시간 향상을 위한 POCSAG Signal Decoder의 설계 (Design of POSCAG signal decoder for operating time improvement in pager)

  • 최종문;김영대;한정익
    • 한국통신학회논문지
    • /
    • 제22권2호
    • /
    • pp.361-370
    • /
    • 1997
  • In this paper, we designed POCSAG Signal Decoder to improve operating time in pager. We showed POCSAG Signal Pattern sent by transmitter and operation of this decoder. We also showed that the Pager using this decoder was equipped with Wide Area Signal Detection and designed the hardware which realizes this operation and implemented it with ASIC chip. As we inspected the function of the ASIC chip and tested the performance, we could find that the chip operated in low voltage and that power dissipation was low.

  • PDF

FPGA를 이용한 logic tester의 test sequence control chip 설계 및 검증 (Test sequence control chip design of logic test using FPGA)

  • 강창헌;최인규;최창;한혜진;박종식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
    • /
    • pp.376-379
    • /
    • 2001
  • In this paper, I design the control chip that controls inner test sequence of Logic Tester to test chip. Logic tester has the thirteen inner instructions to control test sequence in test. And these instructions are saved in memory with test pattern data. Control chip generates address and control signal such as read, write signal of memory. Before testing, necessary data such as start address, end address, etc. are written to inner register of control chip. When test started, control chip receives the instruction in start address and executes, and generates address and control signals to access tester' inner memory. So whole test sequence is controlled by making the address and control signal in tester's inner memory. Control chip designs instruction's execution blocks, respectively. So if inner instruction is added from now on, a revision is easy. The control chip will be made using FPGA of Xilinx Co. in future.

  • PDF

Micro EDM을 이용한 Lab-on-a-chip금형의 미세 패턴 제작에 관한 연구 (A Study on the Micro Pattern Fabrication of Lab-on-a-chip Mold Master using Micro EDM)

  • 신봉철;김규복;조명우;김보현;정우철;허영무
    • 소성∙가공
    • /
    • 제20권1호
    • /
    • pp.17-22
    • /
    • 2011
  • Recently, analyzing system is studying for applying to biomedical engineering field, actively. Micro fluidics control system has been manufactured using LIGA (Lithographie Galvanoformung und Abformung), Etching, Lithography and Laser etc. However, it is difficult that above-mentioned methods are applied to fabrication of precision mold master efficiently because of long processing time and rising cost of equipments. Therefore, in this study, micro EDM and micro WEDG system were developed to analyze machining characteristics with tool wear, surface roughness and process time. Then, optimal machining conditions could be obtained from the results of analysis. As the results, mold master of staggered herringbone mixer which has a high mixing efficiency, one of passive mixer of Lab-on-a-chip, could be fabricated from micro pattern(< 50um) using micro EDM successfully.

DNA Chip Technologies

  • Hwang, Seoung-Yong;Lim, Geun-Bae
    • Biotechnology and Bioprocess Engineering:BBE
    • /
    • 제5권3호
    • /
    • pp.159-163
    • /
    • 2000
  • The genome sequencing project has generated and will contitute to generate enormous amounts of sequence data. Since the first complete genome sequence of bacterium Haemophilus in fluenzae was published in 1995, the complete genome sequences of 2 eukaryotic and about 22 prokaryotic organisms have detemined. Given this everincreasing amounts of sequence information, new strategies are necessary to efficiently pursue the phase of the geome project- the elucidation of gene expression patterns and gene product function on a whole genome scale. In order to assign functional information to the genome sequence, DNA chip technology was developed to efficienfly identify the differential expression pattern of indepondent biogical samples. DNA chip provides a new tool for genome expreesion analysis that may revolutionize revolutionize many aspects of human kife including mew surg discovery and human disease diagnostics.

  • PDF

마이크로 패턴 구조를 이용한 플립칩 패키지 BGA의 최적 열설계 (The Optimization of FCBGA thermal Design by Micro Pattern Structure)

  • 이태경;김동민;전호인;하상원;정명영
    • 마이크로전자및패키징학회지
    • /
    • 제18권3호
    • /
    • pp.59-65
    • /
    • 2011
  • 소형화, 박형화 및 집적화의 경향에 따라 FCBGA가 휴대폰과 같은 전자제품에 활발히 사용되고 있다. 그러나, 플립칩은 전기적 저항에 의한 열이 필연적으로 발생하며, 발생된 열은 패키지의 소형화에 따라 열의 분산 면적 감소로 인하여 발열의 증가가 나타나게 된다. 발열은 온도와 응력에 민감하게 반응하는 소자의 수명을 저해하고, 시스템에 있어 고장의 발생을 가져올 수 있다. 따라서 본 논문에서는 플립칩의 발열문제를 해결하기 위하여 Comsol 3.5a의 heat transfer module을 이용하여 FCBGA의 발열 특성을 정량적으로 분석하였다. 그리고 열 문제를 해결하기 위하여 시뮬레이션을 통한 새로운 마이크로 구조가 부착된 플립칩을 제안하였다. 또한 마이크로 패턴 구조의 형상, 높이, 간격에 대한 열 소산을 분석함으로써, 기존 플립칩에 비하여 열소산 특성이 18% 향상됨을 확인하였다.

칩 온 필름을 위한 자동 결함 검출 시스템 개발 (Development of Automatic Fault Detection System for Chip-On-Film)

  • 류지열;노석호
    • 한국정보통신학회논문지
    • /
    • 제16권2호
    • /
    • pp.313-318
    • /
    • 2012
  • 본 논문에서는 $30{\mu}m$ 이하의 초 미세 피치를 가진 칩 온 필름(chip-on-film, COF)에서 자주 발생하는 결함을 자동으로 검출할 수 있는 시스템을 제안한다. 개발된 시스템은 초 미세 패턴의 개방 및 단락 결함 뿐만아니라 소프트 개방 및 소프트 단락을 신속히 검출할 수 있는 회로 및 기술이 적용되어 있다. 결함 검출의 기본 원리는 결함 전의 패턴 저항값과 결함 후의 패턴 저항값 차에 의해 발생하는 미세 차동 전압을 읽어서 결함 유무를 판단한다. 또한 미세전압 차를 증폭시켜 결함 유무를 쉽게 판단할 수 있도록 고주파 공진기를 이용한다. 제안된 시스템은 초미세 패턴 COF 검사 과정에서 발생하는 다양한 결함을 신속하고 정확히 검출할 수 있으므로 기존의 COF 검사 시스템의 대안이 될 것으로 기대한다.

NoC에서의 저전력 테스트 구조 (Power-aware Test Framework for NoC(Network-on-Chip))

  • 정준모;안병규
    • 한국산학기술학회논문지
    • /
    • 제8권3호
    • /
    • pp.437-443
    • /
    • 2007
  • 본 논문에서는 임베디드 프로세서 및 네트워크 구조를 기반으로 구성된 NoC(Network-On-Chip)의 저전력 테스트 구조를 제안한다. 임베디드 프로세서와 여러개의 코어로 구성된 네트워크 구조에 벤치마크 회로를 직접 연결하여 테스트 전력소모를 평가하였으며, 각 코어의 테스트 패턴을 저전력 소모가 되도록 매핑하여 테스트 전력소모를 감소시켰다. 또한 임베디드 프로세스 코어를 ATE(Automatic Test Equipment)로 사용하여 테스트 시간을 줄일수 있었다. ISCAS89 벤치마크 회로에 대해서 테스트 시간은 매우 효과적으로 감소되었으며 평균 전력소모는 약 8%가 감소되었다.

  • PDF