• 전력전자학회논문지
• /
• 제25권6호
• /
• pp.477-483
• /
• 2020

This study proposes a DQ synchronous reference frame model of a series-parallel tuned inductive power transfer (SP-IPT) system. The wireless power transmission system experiences control difficulty because the transmitter-side controller cannot directly measure the receiver-side load voltages and currents. Therefore, a control-oriented circuit model that shows the dynamics of the IPT system is required to achieve a well-behaved controller. In this study, an equivalent circuit model of the SP-IPT system in a synchronously rotating reference frame is proposed using the single-phase DQ transformation technique. The proposed circuit model is helpful in modeling the dynamics of the voltages and currents of the transmitter- and receiver-side resonant tanks and loads. The proposed circuit model is evaluated using frequency- and time-domain simulation results.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 A
• /
• pp.49-51
• /
• 2000

This paper presents a fault location algorithm for single-phase-to-ground faults on the teed circuit of a parallel transmission line. This algorithm uses only local end voltage and current information. Remote end and fault currents are calculated by using distribution factors. To reduce load current effect, negative sequence current is used. EMTP simulation result have shown effectiveness of the algorithm under various conditions.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 A
• /
• pp.116-118
• /
• 1999

A fault location algorithm that is suitable for parallel transmission line which contains a teed circuit is presented. The method uses only the local end voltage and current signals. Zero sequence currents of other lines are calculated by distribution factors, and distance equations are solved by recursive calculation.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.313-316
• /
• 2003

The LTCC bandpass filter using multilayer resonators is made of combline type and interdigital type parallel coupled-lines. The equivalent circuits of parallel coupled-lines are analysed. They are applied to make an equivalent circuit of LTCC bandpass filter using multilayer resonators. The 3-pole bandpass filter of the center frequency of 2.45GHz with 200Hz bandwidth is designed and fabricated. The simulated result of the bandpass filter are presented.

• 전자공학회논문지S
• /
• 제35S권4호
• /
• pp.96-104
• /
• 1998

In this paper, the circuit of DTCNN designed using dilation and erosion operation, a basic operation of gray-scale morphology, also each cell designed PE in order to having extension using the local connectivity. In this PE design, connection of between cell and cell become simple. And it is realized to easily VLSI realization as well as to circuit to be parallel processing. As the resutls of simulations, the proposed method was verified to improved more operation speed than the sequential data processing, parallel processing DTCNN was implemented in a 0.8.mu.m CMOS technology using COMPASS Tool.

• 전기의세계
• /
• 제31권3호
• /
• pp.226-234
• /
• 1982

DC choppers are usually used to control the DC motor by varying the average value of DC input voltage to the DC motors. In this paper, a chopper circuit is suggested and reconstructed by replacing the free-wheeling diode with the parallel capacitor in the conventional ones. It is demonstrated that this chopper circuit with capacitor can reduce the ripples of the output voltage and current in contrast to those of the chopper with diode, and it can be controlled the output waveforms smoothly at high power demand.

• 조명전기설비학회논문지
• /
• 제22권12호
• /
• pp.95-100
• /
• 2008

기존의 누전차단기는 병렬아크에 대해서 차단을 실패하거나 차단시간이 결어지는 결함이 있었다. 본 논문에서는 저압 옥내배선 계통에서 병렬아크를 모의하여 기존 누전차단기의 차단특성을 분석하고, 병렬아크 검출에 적합한 공심형 전류센서와 신호변환회로를 설계하여 기존 방식의 누전차단기에 적용하였다. 제안한 방식은 병렬아크의 발생위치와 관계없이 누전차단기를 동작시켰으며, 차단시간은 아크가 발생한 위상에 따라 $1.74{\sim}8.3[ms]$의 범위로 기존 차단기에 비해 약 5배 빠른 특성이다.

• 한국통신학회논문지
• /
• 제34권10A호
• /
• pp.776-783
• /
• 2009

본 논문에서는 OFDM과 같은 대용량 무선 전송방식의 베이스밴드단(Baseband) 신호처리 방식 중 직병렬/병직렬 변환기(Serial-to-Parallel/Parallel-to-Serial Converter)를 전류모드(Current-mode) 회로로 구현했을 경우 유효한 설계 기법을 제안한다. 전류모드를 이용한 OFDM(Orthogonal Frequency Division Multiplexing: 직교주파수분할다중)용 아날로그 프리에 변환(FFT) LSI의 병렬 입출력을 담당하는 전류모드 직병렬병직렬 변환기의 홀드모드(Hold mode)의 불필요한 전류를 제거할 수 있다. 이를 통해 전류모드로 구성한 아날로그 신호처리 시스템의 저소비전력을 실현하기 위해 필수적인 새로운 전류모드 직병렬/병직렬 변환기를 제시하고 설계된 칩의 측정결과가 시뮬레이션 결과와 일치하는 것을 확인하였다. 이를 통해 저전력형 대용량 무선통신 시스템의 베이스밴드단 구축이 가능한 전류모드 아날로그 시스템의 구현 가능성을 제시하였다.

• 융합정보논문지
• /
• 제11권8호
• /
• pp.1-7
• /
• 2021

본 논문에서는 병렬 인터페이스형 디지털/아날로그 변환회로에 외부 소자를 추가해 1개 비트를 확장하는 방법을 제시했다. 이를 위해 디지털/아날로그 변환회로의 원리를 살펴보고 개별 소자를 추가해 1개 비트를 확장하는 경우에 발생되는 문제점을 분석했으며, 연산증폭기 회로를 이용한 디지털/아날로그 소자의 비트 확장 방법을 제시했다. 제시한 방법은 연산증폭기의 고정밀도 특성을 이용함에 따라 소자에 오차가 발생하더라도 출력파형의 전체적인 크기에만 영향을 미치고 각 비트 사이에서 발생하는 전압역전 현상은 발생하지 않는 특징을 지닌다. 제시한 방법의 효과를 확인하기 위해 실험회로를 구성해 출력의 절대전압 측정과 상대적 오차 측정을 실시한 결과 0.0756%의 전압오차가 나타남으로서 개별소자 추가에 의해 1개 비트 확장 시 요건인 0.195%를 충분히 충족함을 확인했다.

• 전자공학회논문지A
• /
• 제30A권1호
• /
• pp.8-15
• /
• 1993

A concrete disign of memory circuit is presented aiming at the application of sliding diagonal test patterns. A modification of sliding diagonal test pattern includes the complexity reduction from O(n$^{32}$) to O(n) using parallel test memory concept. The control circuit design was based on delay-element, and verified via logic and circuit simulation. Area overhead was evaluated based on physical layout using a 0.7 micron design rule resulting in about 1% area increase for a typical 16Mbit DRAM.