• 제목/요약/키워드: Parallel Processing System

검색결과 888건 처리시간 0.028초

병렬 객체지향 프로그래밍을 위한 시각 환경의 설계 및 구현 (Design and Implementation of Visual Environment for Parallel Object-Oriented Programming)

  • 최숙영
    • 한국정보처리학회논문지
    • /
    • 제6권2호
    • /
    • pp.485-496
    • /
    • 1999
  • 병렬 프로그래밍은 프로세스간의 통신과 동기화 문제, 병렬 시스템의 구성 형태등을 고려해야 하기 때문에 순차 프로그래밍에 ? 많은 노력을 필요로 한다. 효율적인 병렬 프로그램을 작성하기 위해서는 사용자와 컴파일러간의 상호 지원이 이루어져야 한다. 이러한 관점에서 본 연구는 선행 연구로써 병렬 객체지향 표기언어 POOSL을 개발하였다. 그러나, 사용자 입장에서 볼 때 병렬 프로그램을 작성하기 위해 POOSL의 문법 구조를 염두에 두고 텍스트 중심의 프로그램을 작성한다면 여전히 부담스러운 작업이 될 것이다. 사용자에게 보다 편리함을 제공하기 위해서는 텍스트보다는 시각적인 프로그래밍 환경이 더욱 효율적이고 바람직할 것이다. 따라서, 본 논문에서는 POOSL을 기초로 하여 사용자가 좀더 쉽고, 편리하게 병렬 프로그래밍 할 수 있는 시각 환경으로써 VEPO(Visual Environment for Parallel Object-Oriented Programing)를 제안하고 있다. 본 논문의 목적은 사용자가 병렬 프로그램을 작성하는데 있어 문제에 내재된 병렬성을 객체지향 개념에 입각하여 시각적으로 자연스럽게 표현하도록 하고, 병렬 프로그램 개발에 관련된 과정들을 하나의 환경을 통합시킴으로써 편리한 프로그램 환경을 제공하는 것이다. 본 연구에서 제안하고 있는 VEPO는 병렬 프로그램을 개발하는데 필요한 기본적인 단계들로써 프로그램 기술 단계, 실행 단계, 실행 과정의 시각화등을 지원하고 있으며, 시각 프로그래밍의 장점을 충분히 살릴 수 있도록 여러 개념들이 지원되고 있다. 특히, 병렬 프로그램에서 복잡하고 까다로운 통신과 동기화에 관련된 코드 등은 번역 과정에서 여러 개념들이 생성되도록, 함으로써 사용자로 하여금 병렬 프로그램을 작성하는데 따르는 부담감을 줄 일 수 있도록 한다. 본 시스템은 PC를 호스트로 연결한 트랜스퓨터들로 구성된 병렬 컴퓨터 MC-3에서 구현되었다. VEPO 그래픽 사용자 인터페이스는 Visual C++로 구현되었고, VEPO에서 작성된 시각 프로그램은 Inmos C 코드로 번역되어 MC-3에서 수행된다.

  • PDF

병렬 파일 시스템에서의 하이브리드 채널 모델 (Hybrid Channel Model in Parallel File System)

  • 이윤영;황보준형;서대화
    • 정보처리학회논문지A
    • /
    • 제10A권1호
    • /
    • pp.25-34
    • /
    • 2003
  • 병렬 파일 시스템은 고속의 네트웍으로 여러 대의 컴퓨터들을 서로 연결하여 컴퓨터들 간에 메시지를 주고받으면서 파일을 분산 저장하고 병렬로 읽어오는 방식으로 파일 입출력 장치의 병목현상을 해결한다. 그러나 대부분의 병렬 파일 시스템은 전달하려는 메시지의 특성을 고려하지 않은 프로토콜의 사용으로 성능저하의 문제를 가지고 있다. 이에 따라 본 논문에서 메시지 처리 방법으로 HCM(Hybrid Channel Model)을 제안한다. 본 논문에서 제안하는 HCM은 병렬 파일 시스템에서 전달되는 메시지를 그 특성에 따라 분리해서 별개의 프로토콜을 이용하여 제어 메시지와 파일 데이터 블록을 전송한다. 안정성이 검증된 TCP/IP를 이용하여 구현한 메시지 채널을 통해 제어 메시지를 고속의 데이터 전송이 가능한 VIA를 이용하여 구현한 데이터 채널을 통해 파일 데이터 블록을 각각 분리하여 처리하도록 하고 있다 HCM을 병렬 파일 시스템에 구현하고 실험해본 결과 본 논문에서 제안한 채널 모델이 상당한 성능향상을 보였다.

CUDA와 UHD를 이용한 SDR 플랫폼 용 LTE 상향링크 시스템 구현 (Implementation of LTE uplink System for SDR Platform using CUDA and UHD)

  • 안치영;김용;최승원
    • 디지털산업정보학회논문지
    • /
    • 제9권2호
    • /
    • pp.81-87
    • /
    • 2013
  • In this paper, we present an implementation of Long Term Evolution (LTE) Uplink (UL) system on a Software Defined Radio (SDR) platform using a conventional Personal Computer (PC), which adopts Graphic Processing Units (GPU) and Universal Software Radio Peripheral2 (USRP2) with URSP Hardware Driver (UHD) for SDR software modem and Radio Frequency (RF) transceiver, respectively. We have adopted UHD because UHD provides flexibility in the design of transceiver chain. Also, Cognitive Radio (CR) engine have been implemented by using libraries from UHD. Meanwhile, we have implemented the software modem in our system on GPU which is suitable for parallel computing due to its powerful Arithmetic and Logic Units (ALUs). From our experiment tests, we have measured the total processing time for a single frame of both transmit and receive LTE UL data to find that it takes about 5.00ms and 6.78ms for transmit and receive, respectively. It particularly means that the implemented system is capable of real-time processing of all the baseband signal processing algorithms required for LTE UL system.

병렬 분산 환경에서의 DEVS 형식론의 구현 (An Implementation of the DEVS Formalism on a Parallel Distributed Environment)

  • 성영락
    • 한국시뮬레이션학회논문지
    • /
    • 제1권1호
    • /
    • pp.64-76
    • /
    • 1992
  • The DEVS(discrete event system specificaition) formalism specifies a discrete event system in a hierarchical, modular form. DEVSIM++ is a C++based general purpose DEVS abstract simulator which can simulate systems modeled by the DEVS formalism in a sequential environment. This paper describes P-DEVSIM++which is a parallel version of DEVSIM++ . In P-DEVSIM++, the external and internal event of DEVS models can by processed in parallel. For such processing, we propose a parallel, distributed optimistic simulation algorithm based on the Time Warp approach. However, the proposed algorithm localizes the rollback of a model within itself, not possible in the standard Time Warp approach. An advantage of such localization is that the simulation time may be reduced. To evaluate its performance, we simulate a single bus multiprocessor architecture system with an external common memory. Simulation result shows that significant speedup is made possible with our algorithm in a parallel environment.

  • PDF

Grid workflow system을 이용한 인공 심장 Parallel pipelined volume render ing system (Parallel Pipelined volume rendering of artifical heart using WISE on Grid)

  • 박진성;류소현;권용원;정창성
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
    • /
    • pp.67-69
    • /
    • 2004
  • 본 논문은 Grid상의 workflow 시스템인 Workflow based Grid Portal for PSE(이하 WISE)를 이용한 인공 심장의 3차원 병렬 volume rendering system 디자인과 구현에 대하여 기술한다. Grid는 전 세계에 분산되어 있는 고성능, 대용량 자원들을 고속 네트워크로 연동하여 사용할 수 있게 하는 환경이며, WISE 시스템은 workflow 개념을 도입하여, 이런 자원들의 효율적이고 편리하게 관리해주고 아울러 여러 가지 패턴을 이용해 프로그래밍 할 수 있게 해주는 middleware이다. 본 논문에서는 Grid 상에서 WISE system에서 제공하는 프로그래밍 패턴을 이용하여 구조화되어 있지 않은 인공심장 데이터를 병렬 processing Pipeline 모델을 바탕으로 효율적인 parallel 3차원 가시화를 하기 위한 parallel pipelined volume rendering system을 구현하였다.

  • PDF

레일리 페이딩 채널에서 WCDMA의 단계별 병렬 처리 셀 탐색의 성능 해석 (Performance Analysis of Stepwise Parallel Processing for Cell Search in WCDMA over Rayleigh Fading Channels)

  • 송문규
    • 한국통신학회논문지
    • /
    • 제27권2B호
    • /
    • pp.125-136
    • /
    • 2002
  • 셀간 비동기 방식의 WCDMA 시스템에서 셀간 동기를 맞추는 일은 매우 중요하며, 3 단계 셀탐색 과정에 의해 수행된다. 셀 탐색은 셀 탐색 시간을 줄이기 위해 각 단계가 파이프라인으로 동작하는 단계별 병렬 처리 방식으로 동작할 수 있다. 각 단계에서 실행 시간을 동일하게 설정할 경우 2단계는 최소한 1프레임의 처리시간을 소요하므로 1단계와 3단계에서 과도한 누적이 야기된다. 일반적으로 누적의 횟수가 증가할수록 사후적분 검파의 잇점은 감소한다. 따라서 단계별 병렬 처리로 인한 성능 개선은 그다지 크지 않다. 본 논문에서는 레일리 페이딩 채널에서 WCDMA 시스템에 대한 셀 탐색의 단계별 병렬 처리의 성능을 해석한다. 본 해석을 통해 각 단계에서 사후 검파 적분의 횟수와 채널간 전력 할당비 등 셀 탐색 파라미터에 대한 영향을 조사한다. 또한 각 단계의 처리 시간을 적절히 조절함으로써 단계별 병렬 처리 셀 탐색의 성능을 개선하고, 관례적인 단계별 직렬 처리 방식과 성능을 비교한다.

병렬 프로토콜 구현을 위한 다중 프로세스 모델의 설계 (Design of Multiprocess Models for Parallel Protocol Implementation)

  • 최선완;정광수
    • 한국정보처리학회논문지
    • /
    • 제4권10호
    • /
    • pp.2544-2552
    • /
    • 1997
  • 본 논문은 병렬 프로토콜 구현을 위해서 (1)채널통신 모델, (2)포크-조인 모델, (3)사건조회 모델이라 부르는 3 가지 유형의 다중 프로세스 모델을 제시한다. 각 모델에 대한 병렬화 사양을 위해서 병렬 프로그래밍 언어인 Par. C System을 사용한다. 제안한 다중 프로세스 모델의 성능을 측정하기 위하여 인터넷 프로토콜 스택의 Internet Protocol (IP)을 Transputer상에서 구현한다. IP 프로토콜 기능은 송신측과 수신측으로 분리하고 양측의 병렬화는 Multiple Instruction Single Data(MISD) 구조를 이용한다. 제안한 모델들은 다양한 실행시간 과부하에 대하여 성능 평가와 비교 분석을 한다. 즉, 채널통신 모델에서는 채널을 경유한 사건 송신, 포크-조인 모델에서는 프로세스 생성, 그리고 사건조회 모델에서는 프로세스간 문맥전환시에 발생하는 과부하를 송신측과 수신측에 대하여 성능을 분석한다. 송신측의 성능 측정 결과, 사건조회 모델이 채널통신 모델과 포크-조인 모델과 비교하여 77%와 9%의 빠른 처리 시간을 보였다. 수신측에서는 포크-조인 모델이 채널통신 모델과 사건조회 모델과 비교하여 55%와 107%의 빠른 처리 시간을 보였다.

  • PDF

Development of Real time Air Quality Prediction System

  • Oh, Jai-Ho;Kim, Tae-Kook;Park, Hung-Mok;Kim, Young-Tae
    • 한국환경과학회:학술대회논문집
    • /
    • 한국환경과학회 2003년도 International Symposium on Clean Environment
    • /
    • pp.73-78
    • /
    • 2003
  • In this research, we implement Realtime Air Diffusion Prediction System which is a parallel Fortran model running on distributed-memory parallel computers. The system is designed for air diffusion simulations with four-dimensional data assimilation. For regional air quality forecasting a series of dynamic downscaling technique is adopted using the NCAR/Penn. State MM5 model which is an atmospheric model. The realtime initial data have been provided daily from the KMA (Korean Meteorological Administration) global spectral model output. It takes huge resources of computation to get 24 hour air quality forecast with this four step dynamic downscaling (27km, 9km, 3km, and lkm). Parallel implementation of the realtime system is imperative to achieve increased throughput since the realtime system have to be performed which correct timing behavior and the sequential code requires a large amount of CPU time for typical simulations. The parallel system uses MPI (Message Passing Interface), a standard library to support high-level routines for message passing. We validate the parallel model by comparing it with the sequential model. For realtime running, we implement a cluster computer which is a distributed-memory parallel computer that links high-performance PCs with high-speed interconnection networks. We use 32 2-CPU nodes and a Myrinet network for the cluster. Since cluster computers more cost effective than conventional distributed parallel computers, we can build a dedicated realtime computer. The system also includes web based Gill (Graphic User Interface) for convenient system management and performance monitoring so that end-users can restart the system easily when the system faults. Performance of the parallel model is analyzed by comparing its execution time with the sequential model, and by calculating communication overhead and load imbalance, which are common problems in parallel processing. Performance analysis is carried out on our cluster which has 32 2-CPU nodes.

  • PDF

인터넷 기반의 병렬 컴퓨팅을 위한 사용자 라이브러리 설계 및 성능 분석 (Design and Analysis of User's Libraries for Parallel Computing based on the Internet)

  • 신필섭;정준목;맹혜선;홍원기;김신덕
    • 한국정보처리학회논문지
    • /
    • 제6권11호
    • /
    • pp.2932-2945
    • /
    • 1999
  • As the Internet and Java technology have been growing up, parallel processing approach to utilize those idle resources connected to the Internet has become quite attractive. In this paper, JICE(Java Internet Computing Environment) was implemented as a parallel computing platform based on the Internet using multithreading and RMI mechanisms provided by Java. The basic model of JICE is constructed as three components, such as a client, a set of workers, and a broker. A worker communicates with other workers via a globally shared memory system. It provides users with master-slave programming model and a collection of library functions. The basic model of JICE is also extended as a multimanaging system. This multimanaging system is evaluated by analysis to show its effectiveness. According to numerical analysis and experiments with several benchmarks, it is shown that the performance of basic model depends on the shared memory reference ratio and user's library is a quite promising.

  • PDF

심자도 신호획득을 위한 실시간 256-채널 12-bit 1ks/s 하드웨어 (Real-time 256-channel 12-bit 1ks/s Hardware for MCG Signal Acquisition)

  • 유재택
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제54권11호
    • /
    • pp.643-649
    • /
    • 2005
  • A heart diagnosis system adopts Superconducting Quantum Interface Device(SQUD) sensors for precise MCG(MagnetoCardioGram) signal acquisitions. Such system needs to deal with hundreds of sensors, requiring fast signal sampling md precise analog-to-digital conversions(ADC). Our development of hardware board, processing 64-channel 12-bit in 1 ks/s speed, is built by using 8-channel ADC chips, 8-bit microprocessors, SPI interfaces, and specially designed parallel data transfers between microprocessors to meet the 1ks/s, i.e. 1 mili-second sampling interval. We extend the design into 256-channel hardware and analyze the speed .using the measured data from the 64-channel hardware. Since our design exploits full parallel processing, Assembly level coding, and NOP(No Operation) instruction for timing control, the design provides expandability and lowest system timing margin. Our result concludes that the data collection with 256-channel analog input signals can be done in 201.5us time-interval which is much shorter than the required 1 mili-second period.