• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
• /
• pp.165-168
• /
• 2000

In this paper, the polyphase filter which has good ripple characteristic in the passband is proposed. This filter consists of the digital all-pass filter of parallel structure and it is the half-band filter with all zeros in unit circle. To approach easily in designing hardware, we determined the coefficients to the 16bit 1.15 format. To evaluate the performance of this filter, we analyzed the phase characteristic in each branch and simulated each filter with small coefficients. From the result, we have got to good ripple characteristic and also analyzed the fifth and the seventh, and compared them with four part : ripple, group delay, transition bandwidth, stopband attenuation.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.808-811
• /
• 2010

최근 네트워크를 구성하는 기반 시설의 성능이 향상됨에 따라 대량의 트래픽에 대한 네트워크 침입탐지 시스템의 성능을 향상시키기 위한 연구가 진행되고 있다. 대규모 네트워크에서는 단일 시스템으로 네트워크 내의 모든 트래픽을 분석하는 것이 불가능하므로 병렬 구조 NIDS를 도입하여야 하는데, 이를 위해서는 병렬 구조를 이루는 각 NIDS 노드로의 부하 분산이 필요하다. 플로우 기반 부하 분산 기법은 이러한 부하 분산 기법 중 하나로, TCP 세그먼트의 재조합으로 인해 발생하는 통신 오버헤드를 줄일 수 있어 효율적이다. 본 논문에서는 네트워크 트래픽의 특성과 각 노드의 성능을 고려하여 플로우 기반 부하 분산이 효율적으로 이루어질 수 있는 방안을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 춘계학술발표대회
• /
• pp.769-772
• /
• 2007

공간 데이터의 효율적인 처리는 현대의 멀티미디어 데이터베이스에 있어서 대단히 중요한 역할을 하고 있다. 많은 응용분야에서 방대한 양의 공간 데이터는 보조기억장치(예: disk)에 저장이 되어 사용이 되고 공간 색인구조의 처리는 I/O에 대한 의존도가 크므로, I/O 연산의 병렬처리는 공간 색인구조의 질의반응시간을 현저하게 줄일 수 있다. 본 논문에서는 PR-tree라는 병렬형 공간 색인구조를 제안한다. PR-tree는 MXR-tree에 비해 높은 공간활용도와 빠른 처리시간을 보임으로써 공간 데이터베이스를 위한 효율적인 색인구조로 사용이 될 것으로 기대된다.

• Structural Engineering and Mechanics
• /
• 제86권2호
• /
• pp.249-260
• /
• 2023

The uncertainties involved in structural performances are of importance when the optimum number and property of seismic retrofit devices are determined. This paper proposes a seismic retrofit design framework for asymmetric soft-first-story buildings, considering uncertainties in the soil condition and seismic retrofit device. The effect of the uncertain parameters on the structural performance is used to find a robust and optimal seismic retrofit solution. The framework finds a robust and optimal seismic retrofit solution by finding the optimal locations and mechanical properties of the seismic retrofit device for different realizations of the uncertain parameters. The structural performance for each realization is computed to evaluate the effect of the uncertainty parameters on the seismic performance. The framework utilizes parallel processing to decrease the computationally intensive nonlinear dynamic analysis time. The framework returns a robust design solution that satisfies the given limit state for every realization of the uncertain parameters. The proposed framework is applied to the seismic retrofit design of a five-story asymmetric soft-first-story case study structure retrofitted with a viscoelastic damper. Robust optimal parameters for retrofitting a structure to satisfy the limit state for the different realizations of the uncertain parameter are found using the proposed framework. According to the performance evaluation results of the retrofitted structure, the developed framework is proved effective in the seismic retrofit of the asymmetric structure with inherent uncertainties.

• 한국정보처리학회논문지
• /
• 제2권5호
• /
• pp.787-796
• /
• 1995

본 논문에서는 광디스크, 디지탈 테이프 등과 같은 제3의 저장 장치의 활용을 높 이기 위하여 다중의 디스크와 CD-ROM으로 구성된 저장구조를 제안하고, 이 구조에서 CD-ROM에 저장된 연속미디어 객체들을 효율적으로 표현하는 메카니즘을 설계한다. 본 논문에서는 제안한 연속미디어 저장 구조는 대역폭이 높은 SCSI 버스를 다중의 디스크 가 공유하여 데이타를 전송함으로써 정보의 검색 능력을 향상시킨다. 그리고 연속미디 어 표현 메카니즘은 CD-ROM의 연속미디어 객체의 인출과 표현을 병렬로 수행시켜 연속 미디어 표현의 불연속을 감소시킬 뿐만 아니라 자주 참조되는 객체를 디스크에 존재케 함으로써 재참조 요청에 대한 실기율과 서비스 시간의 변화를 최소화한다.

• 한국음향학회지
• /
• 제13권2호
• /
• pp.38-49
• /
• 1994

본 논문에서는 3선 가입자 선로상에서 전-이중 데이타 전송시 발생하는 반향을 제거하기 위해서, 기존의 TDL(Tapped Delay Line) 구조와는 다른 반향제거기를 제안하였다. TDL 구조의 반향제거기는 탭 수만큼의 승산기를 이용하여 병렬처리 동작을 수행하는 반면에 본 논문에서 제안한 방식은 단지 2개의 승산기를 이용하여 순차적인 동작을 수행한다. 따라서, 기존의 반향제거기에 있어서의 집적화의 어려움을 개선한 방식이라고 할 수 있다. 본 논문에서 사용한 반향제거 알고리즘으로는 SIA(Stochastic Iteration Algorithm)을 사용하였고 baseband modem에 알맞는 신호율을 처리하도록 설계하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.169-172
• /
• 2000

This paper describes design of cryptographic processor which can execute SEED, DES, and triple DES encryption algorithm. To satisfy flexible architecture and area-efficient structure, the processor has I unrolled loop structure with hardware sharing and can support four standard mode, such as ECB, CBC, CFB, and OFB modes. To reduce overhead of key computation, the precomputation technique is used. Also to eliminate increase of processing time due to data input and output time, background I/O technique is used which data input and output operation execute in parallel with encryption operation of cryptographic processor. The cryptographic processor is designed using 2.5V 0.25 $\mu\textrm{m}$ CMOS technology and consists of about 34.8K gates. Its peak performances is about 250 Mbps under 100 Mhz ECB SEED mode and 125 Mbps under 100 Mhz triple DES mode.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2000년도 춘계학술발표논문집
• /
• pp.117-120
• /
• 2000

This paper describe VLSL design of crytographic processor which can execute triple DES and DES encryption algorithm. To satisfy flexible architecture and area-efficient structure, the processor has 1 unrolled loop structure without pipeline and can support four standard mode, such as ECB, CBC, CFB, and OFB modes. To reduce overhead of key computation , the key precomputation technique is used. Also to eliminate increase of processing time due to data input and output time, background I/O techniques is used which data input and output operation execute in parallel with encryption operation of cryptographic processor. The cryptographic processor is implemented using Altera EPF10K40RC208-4 devices and has peak performance of about 75 Mbps under 20 Mhz ECB DES mode and 25 Mbps uder 20 Mhz triple DES mode.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.1983-1989
• /
• 2001

본 논문에서는 터보복호기 설계를 위하여 2단 연판정 출력 비터비 알고리듬에 대수적 구조를 적용한 대수적 (algebraic) 2단 연판정 출력 비터비 알고리듬이 제시된다. 제시된 알고리듬은 대수적 구조를 이용함으로써 행렬화된 가지(branch) 및 상태(state) 메트릭의 병렬연산이 가능하다. 띠·라서 기존의 방식에 비해 곱의 연산량이 감소되며 전체 메모리가 줄어든다. 그러므로 제시된 대수적 2단 연판정 출력 비터비 알고리듬은 적은 계산량과 단순한 하드웨어가 요구되는 터보부호의 복호기에 적합할 것으로 사료된다.

• 대한전기학회논문지
• /
• 제41권4호
• /
• pp.331-338
• /
• 1992

The application of Connectionist expert system using neural network to fault diagnosis of power system is presented and compared with rule-based expert system. Also, the merits of Connectionist model using neural network is presented. In this paper, the neural network for fault diagnosis is hierarchically composed by 3 neural network classes. The whole power system is divided into subsystems, the neural networks (Class II) which take charge of each subsystem and the neural network (Class III) which connects subsystems are composed. Every section of power system is classified into one of the typical sections which can be applied with same diagnosis rules, as line-section, bus-section, transformer-section. For each typical section, only one neural network (Class I) is composed. As the proposed model has hierarchical structure, the great reduction of learning structure is achieved. With parallel distributed processing, we show the possibility of on-line fault diagnosis.