• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 B
• /
• pp.806-808
• /
• 2004

The series and parallel connection is essential for increasing power ratings of resistive type for fault current limiters. To increase voltage class, components are connected in series and to increase current level to the nominal value, they are connected in parallel. There are two ways to connect components in series and parallel. First, connected in series and then the module connects to the parallel. Second, connected in parallel and the module connects to the series. We have studied for the two ways. In this paper, we particularly investigated way to connect components in parallel first This way has the advantage of inducing effective simultaneous quench without any other devices, for example, the thing which is inducing magnetic field to the limiting and shunt resistors. And also we studied for the endurance of component which is patterned to the bi-spiral for prospective fault current. It is very important to understand this, because SFCL will use as the only device to decrease burden of circuit breaker. As experimental results, limiting component patterned to bi-spiral endures fault current up to 30kA and it works well, in parallel to series connection,

• 한국전기전자재료학회논문지
• /
• 제23권5호
• /
• pp.368-373
• /
• 2010

In this study, we have investigated the effects of Cr dopant on the bulk trap levels and grain boundary characteristics of $Bi_2O_3$-based ZnO (ZB) varistor using admittance spectroscopy and dielectric functions (such as $Z^*,\;Y^*,\;M^*,\;{\varepsilon}^*$, and $tan{\delta}$). Admittance spectra show more than two bulk traps of $Zn_i$ and $V_o$ probably in different ionization states in ZnO-$Bi_2O_3-Cr_2O_3$ (ZBCr) system. Three kinds of temperature-dependant activation energies ($E_{bt}'s$) were calculated as 0.11~0.14 eV of attractive coulombic center, 0.16~0.17 eV of $Zn_{\ddot{i}}$, and 0.33 eV of $V_o^{\cdot}$ as dominant bulk defects. The grain boundaries of ZBCr could be electrochemically divided into two types as a sensitive to ambient oxygen i.e. electrically active one and an oxygen-insensitive i.e. electrically inactive one. The grain boundaries were electrically single type under 460 K (equivalent circuit as parallel $R_{gb1}C_{gb1}$) but separated as double one ($R_{gb1}C_{gb1}-R_{gb2}C_{gb2}$) over 480 K. It is revealed that the dielectric functions are very useful tool to separate the overlapped bulk defect levels and to characterize the electrical properties of grain boundaries.

• 한국초전도학회:학술대회논문집
• /
• 한국초전도학회 1999년도 High Temperature Superconductivity Vol.IX
• /
• pp.178-184
• /
• 1999

We have measured I-V characteristics of Bi$_2Sr_2CaCu_2O_{8+{\delta}}$ mesa containing a small number of intrinsic stacked Josephson junctions in a magnetic field. We fabricated mesa with an area of 40${\times}$40 ${\mu}$m$^2$ containing 3${\sim}$20 intrinsic junctions. We applied magnetic field perpendicular to He CuO$_2$ planes up to 5T. We observed flux-flow branches and flux-flow steps in the I-V characteristics which might be due to collective motion of Josephson vortices in the long junction limit. In a parallel field, critical current I$_c$ varies as I$_c$(B) ${\sim}$ exp(-B/B$_0$), where B$_0$ is about 2T, which is consistent with the theoretical model. DC and AC intrinsic Josephson effects are also discussed.

• 전자공학회논문지A
• /
• 제32A권3호
• /
• pp.89-99
• /
• 1995

In this paper, we ecamined the effect that MCM-L technique influencess on the design and fabrication of multichip memory modules in increasing the packing desity of memory capacity and maximizing its electrical characteristics. For that purpose, we examined the effective methods of reducing the area of module layout and the wiring length with the variation of chip allocation and the number of wiring layers. We fabricated a 256K${\times}$8bit SRAM module with eight 32K${\times}$8bit SRAM chips. The routing experiment showed that we could optimize the area of module layout and wiring length by placing chips in a row, arranging module I/O pads parallel to chip I/O pads, and equalizing the number of terminal sides of module I/O's to that of chip I/O's. The routing was optimized when we used three wire layers in case of one sided chip mounting or five wire layers in case of double sided chip mounting. The fabricated modules showed 18.9 cm/cm$^{2}$ in wiring density, 65 % in substrate occupancy efficiency, and module substrate and functionally tested to find out the module working perfectly.

• 전자공학회논문지C
• /
• 제35C권4호
• /
• pp.38-49
• /
• 1998

A fossil power plant can be modeled by a lot of algebraic equations and differential equations. When we simulate a large, complicated fossil power plant by a computer such as workstation or PC, it takes much time until overall equations are completely calculated. Therefore, new processing systems which have high computing speed is ultimately needed for real-time or high-speed(faster than real-time) simulators. This paper presents an enhanced strategy in which high computing power can be provided by parallel processing of DSP processors with communication links. DSP system is designed for general purpose. Parallel DSP system can be easily expanded by just connecting new DSP modules to the system. General urpose DSP modules and a VME interface module was developed. New model and techniques for the task allocation are also presented which take into account the special characteristics of parallel I/O and computation. As a realistic cost function of task allocation, we suggested 'simulation period' which represents the period of simulation output intervals. Based on the development of parallel DSP system and realistic task allocation techniques, we cound achieve good efficiency of parallel processing and faster simulation speed than real-time.

• 한국멀티미디어학회논문지
• /
• 제16권7호
• /
• pp.897-904
• /
• 2013

The recursive circulant network G(N,d) can be widely used in the design and implementation of parallel processing architectures. It consists of N identical nodes, each node is connected through bidirectional, point-to-point communication channels to different neighbors by jumping $d^i$, where $0{\leq}i{\leq}{\lceil}{\log}_dN{\rceil}$ - 1. In this paper, we investigate the routing of a message on $G(2^m,4)$, a special kind of RCN, that is key to the performance of this network. On $G(2^m,4)$ we would like to transmit k packets from a source node to k destination nodes simultaneously along paths on this network, the $i^{th}$ packet will be transmitted along the $i^{th}$ path, where $1{\leq}k{\leq}m-1$, $0{{\leq}}i{{\leq}}m-1$. In order for all packets to arrive at a destination node quickly and securely, we present an $O(m^4)$ routing algorithm on $G(2^m,4)$ for generating a set of one-to-many node-disjoint and nearly shortest paths, where each path is either shortest or nearly shortest and the total length of these paths is nearly minimum since the path is mainly determined by employing the Hungarian method.

• 한국정보처리학회논문지
• /
• 제5권5호
• /
• pp.1162-1171
• /
• 1998

본 논문에서는 relaxed min-max heap을 병합시키기 위하여 새로운 자료구조인 개선된 relaxed min-max-pair 힙을 제시함과 동시에, 두개의 relaxed min-max 힙, 즉 크기가 n인 relaxed min-max nheap과 크기가 k인 relaxed min-max kheap으로 구성된 우선 순위 큐를 병합시키기 위한 병렬 알고리즘을 제시하고자 한다. 본 논문에서는 [9]의 방법으로부터 relaxed min-max 힙을 병합 시키기 위해서 이용된 blossomed tree와 lazying 방법을 제거하여도 병합되는 새로운 방법을 제시하였다. 결과적으로 본 논문에 제시된 방법은 max($2^{i-1}$,[(m+1/4)])개의 프로세서를 이용할 경우, 시간 복잡도가 O(log(log(n/k))${\times}$log(k))임을 볼 수가 있다. 그리고 크기가 서로 다른 두 개의 relaxed min-max heap으로 구성된 8백만개의 데이터를 병합시키기 위해서, MasPar 머쉰에서 64개의 프로세서를 이용하여 실행시킨 결과 35.205의 Speedup을 얻었다.

• 디지털융복합연구
• /
• 제11권11호
• /
• pp.421-427
• /
• 2013

마이크로커널 기반의 기능성 서버인 디스크 캐쉬 관리자(DCM)은 공유 디스크의 입출력 성능을 향상하는 목적으로 설계 및 구현되었다. DCM은 Misix3 마이크로커널의 멀티 쓰레드 모드로 동작하는 시스템 엑터간의 포트를 통하여 다른 서버들과 메시지 교환으로 정합한다. 본 논문에서 제안된 DCM은 병렬 입출력이 가능하도록 공유 디스크를 논리적으로 Seven 디스크와 Sodd 디스크로 나누어 사용한다. 본 논문에서 제안하는 DCM은 특정 디스크의 사용 빈도에 따라 캐쉬 사이즈를 증감함으로써 이용율이 높은 디스크의 캐시 사이즈 확대하여 캐시 적중률을 높여주므로서 효과적인 성능을 향상할 수 있게 한다. 경험적 결과를 통해서, 본 논문에서 제안한 DCM은 높은 이용율을 갖는 공유 디스크에서 아주 효과적임을 보였다.

• 한국통신학회논문지
• /
• 제19권10호
• /
• pp.2043-2052
• /
• 1994

본 논문에서는 근접한 Processing Element(PE)들간의 통신 부담을 경감시켜 영상신호를 실시간 처리할 수 있는 새로운 병렬처리 방식 ASIC 구조를 설계한다. 하나의 Sliding Memory Plane (SliM) Image Processor chip을 병렬처리 방식을 사용 $3\times3$ PE를 격자 형태로 연결한다. 제안하는 Image Processor를 구현할 수 있다. Sliding 개념은 별도의 보조 프로세서나 DMA를 사용치 않고 또한 PE들을 interupt 걸지 않고 모든 화소가 이웃 PE로 이동됨을 의미한다. 따라서 근접 통신과 계산이 동시에 일어나 기존의 격자 연결 병렬 컴퓨터의 결정적 단점인 근접 통신 부담을 경감시킬 수 있다. 또한 하나의 PE에 두 개의 입출력용 레지스터 plane을 사용, buffer를 제공하여 입출력 부담을 감소시킨다. SliM Image Processor에서는 단지 4개의 통신 link만으로 8가지 방향의 통신경로를 제공하는 by-passing path에 의해 통신 부담없이 대각선 통신을 수행할 수 있다. 제안하는 유일한 특성들로 인해 영상 신호 처리시 성능을 향상시킬 수 있다. 영상신호 처리를 위한 알고리즘들을 효율적으로 수행키 위한 PE, Image Processor 구조 및 명령어를 설계한다.

• 한국측량학회지
• /
• 제37권6호
• /
• pp.445-452
• /
• 2019

본 연구에서는 대용량 위성영상의 무감독분류를 위해 k-means clustering 알고리즘의 병렬처리 코드를 개발하여 PC-cluster에서 구현하였다. 이를 위해 OpenMP (Open Multi-Processing)를 기반으로 CPU (Central Processing Unit)의 다중코어를 이용하는 intra-node 코드와 message passing interface를 기반으로 PC-cluster를 이용하는 inter-nodes 코드, 그리고 이 둘을 병용하는 hybrid 코드를 구현하였다. 본 연구에 사용한 PC-cluster는 한 대의 마스터 노드와 여덟 대의 슬래이브 노드로 구성되어 있고 각 노드에는 여덟 개의 다중코어가 장착되어 있다. PC-cluster에는 Microsoft Windows와 Canonical Ubuntu의 두 가지 운영체제를 설치하여 병렬처리 성능을 비교하였다. 실험에 사용한 자료는 두 가지 다중분광 위성영상으로서 중용량인 LANDSAT 8 OLI (Operational Land Imager) 영상과 대용량인 Sentinel 2A 영상이다. 병렬처리의 성능을 평가하기 위하여 speedup과 efficiency를 측정한 결과 전반적으로 speedup은 N/2 이상, efficiency는 0.5 이상으로 나타났다. Microsoft Windows와 Canonical Ubuntu를 비교한 결과 Ubuntu가 2-3배의 빠른 결과를 나타내었다. 순차처리와 병렬처리 결과가 일치하는지 확인하기 위해 각 클래스의 밴드별 중심값과 분류된 화소의 수를 비교하고 결과 영상간 화소대 화소 비교도 수행하였다. Intra-node 코드를 구현할 때에는 OpenMP에 의한 false sharing이 발생하지 않도록 주의해야 하고, PC-cluster에서 대용량 위성영상을 처리하기 위해서는 파일 I/O에 의한 성능저하를 줄일 수 있도록 코드 및 하드웨어를 설계해야 함을 알 수 있었다. 또한 PC-cluster에 설치된 운영체제에 따라서도 성능 차이가 발생함을 알 수 있었다.