• Journal of Power Electronics
• /
• 제10권1호
• /
• pp.14-20
• /
• 2010

In this paper, a tightly regulated triple output asymmetrical half bridge flyback (ASHF) converter is proposed. In order to regulate all output voltages, pulse frequency modulation (PFM), pulse width modulation (PWM) and phase delay (PD) are used simultaneously. In comparison with the conventional PWM-PD method, the interactions among the control variables are minimized and the operating range is increased. By the utilization of a multi winding transformer, the auxiliary transformer and the blocking capacitor are eliminated and the size and cost of the proposed converter is reduced. The operation principle of the converter is explained and the modes of operation are investigated. Based on the results, the steady state characteristics of the converter are explored. A 24V/10A, 12V/5A, 5V/10A hardware prototype is built and tested to verify the analysis results and the voltage regulation of the triple outputs of the proposed converter.

• 전기전자학회논문지
• /
• 제15권2호
• /
• pp.134-142
• /
• 2011

본 논문에서는 3중 모드 고효율 DC-DC 벅 변환기를 설계하였다. 설계된 벅 변환기는 부하 전류가 큰 경우(100mA~500mA)에는 PWM(Pulse Width Modulation) 제어 방식을 사용하고, 부하 전류가 작은 경우(1mA~100mA)에는 PFM(Pulse Frequency Modulation) 제어 방식을 사용하며, 부하 전류가 1mA 이하인 대기모드(sleep mode)에서는 LDO(Low Drop Out)를 사용한다. 또한, PFM 모드에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS(Dynamic Partial Shutdown Strategy) 기법을 사용하였다. 그 결과 설계된 변환기는 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있다. 제안된 벅 변환기는 CMOS 0.18um공정을 이용하여 설계되었다. 최대 효율은 96.4% 이고, 최대 부하 전류는 500mA이다. 입력과 출력 전압은 각각 3.3V와 2.5V이며, 칩 크기는 PAD를 포함하여 1.15mm ${\times}$ 1.10mm이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.411-414
• /
• 2011

본 논문에서는 DPSS 기능을 갖는 3중 모드 DC-DC buck 변환기를 설계하였다. 설계된 buck 변환기는 부하 전류가 큰 경우(80mA~500mA)에는 PWM(Pulse Width Modulation) 제어 방식을 사용하고, 부하 전류가 작은 경우(1mA~80mA)에는 PFM(Pulse Frequency Modulation) 제어 방식을 사용하며, 부하 전류가 1mA 이하인 대기모드(sleep-mode)에서는 LDO(Low Drop Out)를 사용한다. 또한, PFM 제어 방식에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS(Dynamic Partial Shutdown Strategy) 기법을 사용하였다. 그 결과 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있다. 제안된 벅 변환기는 CMOS 0.18um 공정을 이용하여 설계되었다. 3.3V의 입력전압을 받아 2.5V의 출력전압으로 강압시키며, 최대 부하전류는 500mA이고, 스위칭 주파수는 1MHz이다. 최대효율은 97.03 %, 칩 크기는 PAD를 포함하여 $1465um{\times}895um$이다.

• 한국전기전자재료학회논문지
• /
• 제22권7호
• /
• pp.555-558
• /
• 2009

This paper presents a step-down converter IC for automotive applications. This device was designed for a 40 V/1 A high-power output for voltage reference of automotive IC. It provides 250kHz PWM (pulse width modulation) and PFM(pulse frequency modulation) according to load conditions. This device was simulated spectre of IC-design-tools and fabricated Dong-bu Hitec 0.35um BD350BA process.

• 전기전자학회논문지
• /
• 제23권4호
• /
• pp.1140-1149
• /
• 2019

전압형 컨버터의 다양한 전압 합성 방법을 구현하기 위해서, 옵셋 전압을 주입하는 방법이 널리 사용되고 있다. 즉, 전압 변조 방식(pulse width modulation; PWM)들은 교류 측 전압 지령에 적절한 옵셋 전압을 주입하는 것과 수학적으로 동일하다. 이러한 옵셋 전압을 이용한 AC 단 출력 전압 합성 방법에 따라 DC 단 전압의 전압 이용률이 달라지며, 이는 모듈형 다단 컨버터(modular multilevel converter; MMC) 시스템에서도 동일하다. 따라서, DC 단의 용량이 정해져 있는 고압 직류(high voltage DC; HVDC) 송전 시스템의 경우에도 AC 단에 옵셋 전압을 이용함에 따라 AC 단으로 공급 가능한 최대 무효 전력의 크기를 변화시킬 수 있다. 본 논문에서는 대표적인 전압 변조 방식을 적용한 옵셋 전압 주입 시 합성된 AC 측 출력 전압에 따라 MMC 시스템의 레그 에너지 맥동을 수학적으로 분석하였다. 또한, 이를 실제 스케일의 400MVA급 MMC 시스템 시뮬레이션을 통해 수학적 분석의 경향성을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1997년도 전력전자학술대회 논문집
• /
• pp.1-8
• /
• 1997

PWM(Pulse Width Modulation) 컨버터의 제어에 있어서, 입력전압의 왜곡을 고려하지 않을 경우, 시스템의 성능 저하를 초래하게 된다. 본 논문은 왜곡된 3상 입력전압이 PWM 컨버터에 미치는 영향을 분석하고, 성능을 개선하기 위한 제어기를 설계한다. 제안된 방식은 단위 역률을 만족시키면서, THD(Total Harmonic Distortion) 및 DC-link 전압의 저차 ripple을 감소시킨다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1998년도 Proceedings ICPE 98 1998 International Conference on Power Electronics
• /
• pp.709-712
• /
• 1998

A new ZVS-CV PWM converter with power factor correction (PFC) function is presented in this paper. The new topology is a integration of a boost converter and a ZVS-CV topology in a single power conversion stage. The new converter can be regulated in pulse-width modulation (PWM) by universal integrated control circuits. Some design considerations are given in detail. A laboratory prototype has been implemented to show the feasibility of the approach and the analysis.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1999년도 전력전자학술대회 논문집
• /
• pp.622-625
• /
• 1999

This paper introduces a novel zero-voltage switching (ZVS)) pulse width modulation (PWM) active clamping dc-to-dc boost converter. This technique presents ZVS commutation without additional voltage stress and a significant increase in the circulating reactive energy throughout the converter. Therefore, all of the losses for the switches are minimized, and high power density system can be realized. The characteristics are verified through simulation and experimental results.

• Journal of Power Electronics
• /
• 제16권2호
• /
• pp.473-479
• /
• 2016

In this paper, the PSC PWM method is chosen as the optimal modulation method for a 20MW VSC HVDC, with consideration of the harmonic distortion of the output voltage, the switching frequency, and the control implementation difficulty. In addition, a new PSC PWM method is proposed in order to achieve an easy application and to solve the redundant control problems encountered in the previous PSC PWM method. To verify the proposed PSC PWM method, PSCAD/EMTDC simulations for an 11-level MMC RTDS HILS test and an 11-level MMC prototype converter test were performed. As can be seen from the results of these tests, the proposed PSC PWM method shows good results in an 11-level MMC with redundant sub-modules.

• Journal of Power Electronics
• /
• 제14권6호
• /
• pp.1197-1207
• /
• 2014

Common-mode voltage (CMV) causes overvoltage stress to winding insulation and damages AC motors. CMV with high dv/dt causes leakage currents, which create noise problems for equipment installed near the converter. This study proposes a new pulse-width modulation (PWM) strategy for three-level T-type NPC inverters. This strategy substantially eliminates CMV. The principle for selecting suitable triangle carrier signals for the three-level T-type NPC is described. The proposed method can mitigate the peak value of CMV by 50% compared with the phase disposition pulse-width modulation method. Furthermore, the proposed method exhibits better harmonic spectrum and lower root mean square value for the CMV than those of the reduced-CMV method on the basis of the phase opposition disposition PWM scheme with modulation index higher than 0.5. The proposed modulation can easily be implemented using software without any additional hardware modifications. Both simulation and experimental results demonstrate that the proposed carrier phase-shift PWM method has good output waveform performance and reduces CMV.