• 제목/요약/키워드: PLL

검색결과 951건 처리시간 0.027초

단상 계통연계형 컨버터의 SRF-PLL 옵셋 오차로 인한 전류 맥동 저감에 관한 연구 (A Study of Current Ripple Reduction Due to Offset Error in SRF-PLL for Single-Phase Grid-connected Converters)

  • 성의석;정병국;황선환;김장목
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2014년도 전력전자학술대회 논문집
    • /
    • pp.451-452
    • /
    • 2014
  • 본 논문에서는 단상 계통연계형 컨버터의 전원 위상각을 추종함에 있어 필수적인 전압 센서의 옵셋 오차에 대한 영향을 분석하고 이를 검출 및 보상하기 위한 알고리즘을 제안하였다. 전원전압 측정에 따른 옵셋 오차는 전원 주파수의 1배 맥동을 야기하여 전원 위상각이 왜곡된다. 왜곡된 전원 위상각에 의한 좌표변환시 동기 좌표계 dq축 전류에 전원 주파수 1배의 맥동을 야기하며 이는 계통측 상전류에 직류성분과 전원 주파수 2배의 고조파 성분을 발생시키게 된다. 따라서, 본 논문에서는 전원측정시 야기되는 옵셋 오차의 영향을 분석하고 이의 검출신호로 전원 위상각 제어기의 적분출력을 선정하였다. 또한 RMS(Root Mean Square) 기법을 이용하여 옵셋 성분을 검출 및 보상하는 알고리즘을 제안하였다. 제안된 알고리즘의 성능은 시뮬레이션과 실험을 통하여 검증하였다.

  • PDF

역상분 전류 주입을 적용한 3상 인버터 기반 BESS의 단독 운전 검출 방법 (Anti-islanding Detection Method for BESS Based on 3 Phase Inverter Using Negative-Sequence Current Injection)

  • 김현준;신은석;유승영;한병문
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2015년도 전력전자학술대회 논문집
    • /
    • pp.291-292
    • /
    • 2015
  • 본 논문은 계통과 연계된 3상 전압원 인버터를 기반으로 한 BESS의 능동 단독 운전 검출 방법을 제안한다. 계통 전압의 불평형에서도 안정적으로 위상을 추종할 수 있는 DDSRF_PLL(Decoupled Double Synchronous Reference Frame_PLL)방식을 적용 하였으며, 검출된 위상각 정보를 통해 정상분 전류 제어기와 역상분 전류 제어기를 독립적으로 제어할 수 있게 된다. 이를 위해 IEEE 1547과 UL1741에서 제시하는 단독 운전 기준 시험 회로를 구성하여 PSCAD/EMTDC 소프트웨어를 통한 시뮬레이션과 5kw프로토타입 하드웨어 장치를 통해 제안된 단독 운전 검출 방법을 검증하였다.

  • PDF

ORC 발전 시스템에서 주파수 가변형 PR 제어기와 정상분 추출을 이용한 발전기 속도추정 방법 (Speed Estimation Method of Turbine and Generator using Variable Frequency type PR controller and Positive-phase-sequence Component Computation in ORC Generation System)

  • 박형석;허홍준;김장목
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2015년도 전력전자학술대회 논문집
    • /
    • pp.377-378
    • /
    • 2015
  • 본 논문에서는 유기랭킨 사이클(organic rankine cycle: ORC) 발전 시스템에서 터빈과 발전기의 속도를 추정하는 방법을 제안한다. 다이오드 정류기에 의해 왜곡된 발전기 3상 단자 전압은 PLL 기법을 이용한 속도추정의 성능을 저하시키므로, 정상분 추출과 맥동성분 제거를 위한 상태관측기와 주파수 가변형 PR 제어기를 동기좌표계 PLL 기법에 적용하여 발전기의 속도를 추정한다. 제안하는 터빈과 발전기의 속도추정 방법은 실험 결과를 통해 그 성능을 검증한다.

  • PDF

LVRT 제어시 분산전원의 계통 동기화를 위한 FLL 제어 (FLL Control for Gird Cynchronization of Distributed Power System under LVRT Control)

  • 장미금;최정식;오승열;송성근;정동화
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2012년도 전력전자학술대회 논문집
    • /
    • pp.494-495
    • /
    • 2012
  • 본 논문은 LVRT 제어를 위한 계통 사고 상황에서도 정확한 위상각을 검출하기 위하여 일반화된 2차 적분기(Second Order Generalized Integrator)를 이용한 정상분 전압 검출을 기반으로 하며, 주파수 변동에도 강인성 제어가 가능한 DSOGI (Double Second Order Generalized Integrator) FLL(Frequency locked loop)을 제안한다. 실험을 통해 종래의 SRF(Synchronous reference frame) PLL, DSOGI PLL 제어와 비교, 분석을 통해 본 논문의 타당성을 입증한다.

  • PDF

자립형 이동로봇 구동을 위한 직류서보전동기 PLL속도제어 시스템에 관한 연구 (The PLL Speed Control of DC Servo Motor for Mobile Robot Drives)

  • 엄상오;홍순일
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1993년도 하계학술대회 논문집 B
    • /
    • pp.1020-1022
    • /
    • 1993
  • The speed control associated with do send motors for direct-drive applications of mobile robot is considered. In odor to the high-performance operation of dc servo motor, drive circuits is controlled Pulse Width Modulations. In this case, PWM driving circuit has nonliner charactristics. This circuit composed of H-type bridge with freewheeling diodes in odor to deal with storage energy of motor's inductance and also control method is developed. At resultes, speed charactristics of motor is shown lineristics. In oder to speed control of motor. The opertion of phase-locked servo system is described and a linear discrete model is developed to their behavior. Thise model discussed are the design problems, speed variation.

  • PDF

위상에러를 고려한 DS/CDMA시스템의 PN 부호 획득에 관한 연구 (A Study on the PN code Acquisition for DS/CDMA System over Phas-Error)

  • 정남모
    • 한국컴퓨터정보학회논문지
    • /
    • 제7권3호
    • /
    • pp.128-134
    • /
    • 2002
  • 본 논문에서는 나카가미-m 확률밀도함수를 이용하여 페이딩 환경을 고려한 DS/CDMA시스템의 PN 부호 획득(acquisition)에 대한 성능을 분석하였다. 성능 분석은 PN 부호 획득 시간에 영향을 미치는 검출확률(detection Probability) $P_D$와 오경보확률(false alarm probability) $P_{FA}$에 대한 식을 유도하여 시뮬레이션으로 입증하였다. 그 결과 위상 에러를 보정하기 위하여 PLL의 이득을 높이고 레이크 수신기를 동시에 적용할 경우 PN 부호의 검출확률 $P_D$는 개선되었고, 오경보확률 $P_{FA}$는 감소하여 PN 부호의 동기 획득 성능을 개선시킬 수 있음을 입증하였다.

  • PDF

탐색공간의 범위축소를 위한 DPLL-DCO Controller 설계 (DPLL-DCO Controller Design for the Reduction of Searching Window)

  • 정우열;이선근
    • 한국컴퓨터정보학회논문지
    • /
    • 제5권3호
    • /
    • pp.106-111
    • /
    • 2000
  • 본 논문에서는 기존의 주파수 합성기 구현 방법인 DS, DDS, PLL방식을 조합시킴으로써 여러 가지 성능(전환시간, 안정성. 분해능)을 향상시킬 수 있는 주파수 합성기의 DCO 제어기를 설계하였는데, 이 DCO controller는 병렬처리 기법 및 신경망에서 사용하는 기법인 패턴매칭 기법을 사용하였다. 본 논문에서 설계된 DCO controller는 이동통신의 hand-off시와 같은 빠르고 정확한 동기를 요구하는 시스템에 유용하게 사용될 것이다.

  • PDF