• 한국ITS학회 논문지
• /
• 제3권2호
• /
• pp.69-74
• /
• 2004

본 논문에서는 MMC(Microwave Micro Cell)장비와 ITS용 무선장비에 사용될 수 있는 PLDRO를 설계하였다. 일반적인 PLDRO구조에 이중루프구조를 이용해 위상을 고정하였다. 제안된 이중루프구조 PLDRO의 측정결과 주파수 18.7GHz에서 0dBm의 출력레벨과 기준주파수에서 1kHz 떨어진 지점에서 -804Bc/Hz, 10kHz에서 -83dBc/Hz의 위상잡음 특성을 얻었다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2008년도 정보통신설비 학술대회
• /
• pp.441-446
• /
• 2008

In this papers, a PLDRO(Phase Locked Dielectric Resonator Oscillator) is designed and implemented at the oscillator in which fundamental frequency is 18.3 GHz. The proposed PLDRO so as to improve the PLDRO of the general structure is designed to the goal of the minimize of the size and the performance improvement. Three VCO(Voltage controlled Oscillator) and the power combiner improved the output power. A VCDRO(Voltage Controlled Dielectric Resonator Oscillator) is manufactured using a varactor diode to tune oscillating frequency electrically, and its phase is locked to reference frequency by SPD(Sampling Phase Detector). This product is fabricated on Teflon substrate with dielectric constant 2.2 and device is ATF -13786 of Ka-band using. This PLDRO generates an output power of 5.67 dBm at 18.3 GHz and has the characteristics of a phase noise of -80.10 dBc/Hz at 1 kHz offset frequency from carrier, the second harmonic suppression of -33 dBc. The proposed PLDRO can be used in Ka-band satellite applications

• Journal of electromagnetic engineering and science
• /
• 제17권3호
• /
• pp.138-146
• /
• 2017

A phase-locked dielectric resonator oscillator (PLDRO) is an essential component of millimeter-wave communication, in which phase noise is critical for satisfactory performance. The general structure of a PLDRO typically includes a dual loop of digital phase-locked loop (PLL) and analog PLL. A dual-loop PLDRO structure is generally used. The digital PLL generates an internal voltage controlled crystal oscillator (VCXO) frequency locked to an external reference frequency, and the analog PLL loop generates a DRO frequency locked to an internal VCXO frequency. A dual loop is used to ease the phase-locked frequency by using an internal VCXO. However, some of the output frequencies in each PLL structure worsen the phase noise because of the N divider ratio increase in the digital phase-locked loop integrated circuit. This study examines the design aspects of an interconnected PLL structure. In the proposed structure, the voltage tuning; which uses a varactor diode for the phase tracking of VCXO to match with the external reference) port of the VCXO in the digital PLL is controlled by one output port of the frequency divider in the analog PLL. We compare the proposed scheme with a typical PLDRO in terms of phase noise to show that the proposed structure has no performance degradation.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2004년도 제3회 정기총회 및 추계학술대회
• /
• pp.319-322
• /
• 2004

• 한국통신학회논문지
• /
• 제19권10호
• /
• pp.1982-1990
• /
• 1994

본 논문에서는 PLL(Phase Locked Loop)의 궤환 성질을 이용한 Ku-band ($10.95\sim11.70Hz$)용 위상고정 유전체공진 발진기를 설계 및 제작하였다. 유전체 공진 발진기에 인가되는 바이어스 중 게이트 바이어스의 변화에 대한 중심 주파수의 변화를 이용하여 전압제어 주파수 변화부를 제거하였고 위상 s비교를 위해서는 샘플링 위상 비교기를 이용하였다. 위상고정 유전체 공진 발신기는 X-band 주파수 대역의 유전체 공진 발진기 신호를 샘플링 위상 비교기에 인가하여 VHF대역의 기준 신호에 위상고정 시켜 높은 주파수 안정도를 얻는 것으로 유럽형 FSS(Fixed Satellite Service)를 위한 10.00GHz로 구현하였다. 측정 결과 본 논문의 위상고정 유전체 공진 발진기는 유전체 공진 발진기보다 높은 주파수 안정도를 보였으며, 10.00GHz 에서 출력전력 8.67dBm과 2차 고조파는 -42dBc이하이었고, carrier로 보터 10kHz 벗어난 점에서 -81 dBc/Hz 이하의 위상 잡음을 얻었다.

• 한국통신학회논문지
• /
• 제19권10호
• /
• pp.1973-1981
• /
• 1994

본 논문에서는 위상 고정 루프 PLL(Phase Locked Loop)의 궤환 성질을 이용한 Ku-band(10.95-11.70GHz)용 위상고정 유전체 공진 발진기를 설계 및 제작하였다. 직렬 궤환형의 유전체 공진 발진기를 제작한 후, 발진기의 주파수를 전압 제어하기 위해 전압 가변 캐패시터로 작용하는 바랙터 다이오드를 사용하여 전압제어 유전체 공진 발진기를 구현하였다. 이와 같이 제작된 전압제어 유전체 공진 발진기에 샘플링 위상비교기를이용하여 위상고정 유전체 공진 발진기를 제작하였다. 위상고정 유전체 공진 발진기는 X-band 주파수 대역의 전압제어 유전체 공진 발진기 신호를 샘플링 위상 비교기를 이용하여 VHF 대역의 기준 신호에 위상고정시켜 높은 주파수 안정도를 얻는 것으로 유럽형 FSS(Fixed Satellite Service)를 위한 10.00 GHz를 구현하였다. 측정 결과 본 논문의 위상고정 유전체 공진 발진기는 전압제어 유전체 공진 발진기보다 높은 주파수 안정도를 보였으며, 10.00 GHz에서 출력전력 10 dBm 이상이었고 carrier로 부터 10 KHz 벗어난 점에서 -80dBc/Hz의 위상 잡음을 얻었다.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2003년도 제2회 정기총회 및 추계학술대회
• /
• pp.174-177
• /
• 2003

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.715-722
• /
• 2000

본 논문에서는 X-band(8 GHz)용 위상고정 유전체 공진 발진기를 설계 및 제작하였다. 직렬 궤환형 구조로 높은 선택도(Q)를 가지고 유전체 공진기와 주파수 동조를 위하여 바랙터 다이오드, loop filter와 10GHz까지 동작하는 prescaler를 이용하여 구성하였으며, 전압제어 발진기의 신호와 수정 발진기의 신호를 위상 검출기에 넣어 두 신호의 위상을 검출.고정함으로써 높은 안정도의 신호원을 얻을 수 있도록 구현하였다. 측정 결과 본 논문의 위상고정 유전체 공진 발진기는 8GHz에서 2.5dBm의 출력과 -26dBc의 고조파 억압과 중심주파수에서 10KHz offset에서 -64.33dBc의 위상잡음을 얻었으며, 전압제어 유전체 공진 발진기에 비하여 높은 주파수 안정도를 가지는 것을 볼 수 있었다.

• 대한전자공학회논문지TC
• /
• 제42권3호
• /
• pp.25-32
• /
• 2005

본 논문에서는 부성저항 특성을 갖는 발진기 이론을 적용하여 직렬 궤환형 유전체 공진 발진기를 구성하고 바랙터 다이오드를 삽입하여 전압 제어 유전체 공진 발진기를 제작한 후, 샘플링 위상비교기와 루프 필터를 결합한 PLL방식을 도입하여 고안정 주파수 발생기인 위상고정 유전체 공진형 발진기를 설계 및 제작하였다. 설계 제작한 PLDRO는 주파수 12.05 GHz에서 13.54 dBm의 출력 전력을 얻었으며, 이때의 주파수 가변 동조 범위는 중심 주파수에서 약 ${\pm}7.5\;MHz$ 이며, 전력 평탄도는 0.2 dBm으로서 매우 우수한 선형 특성 결과를 얻었다. 또한 데이터 전송시 오율특성에 상당한 영향을 미치는 위상 잡음은 carrier로부터 100 KHz 떨어진 offset 지점에서 14.5 dBc/Hz을 얻었다. 고조파 특성은 2 차 고조파에서 -41.49 dBc 이하의 특성을 나타내었다. 이러한 특성은 위상고정을 하기 전의 전압 제어 발진기보다 더욱 향상된 특성을 보였으며, 종전의 PLDRO보다 위상 잡음과 전력 평탄도면에서 개선시킬 수가 있었다.

• 한국정보통신학회논문지
• /
• 제8권1호
• /
• pp.34-40
• /
• 2004

본 논문에서는 X-band용 저위상잡음을 갖는 위상고정 유전체 공진 발진기를 설계 및 제작하였다. 위상고정 유전체 공진 발진기의 루프대역 내의 위상잡음을 개선하기 위해서 샘플링위상비교기(Sampling Phase Detector)를 사용하여 전압제어 유전체 공진 발진기를 고안정의 기준주파수에 위상 고정시켰으며 루프대역 밖의 위상잡음을 개선하기 위해서 고임피던스 변환기를 이용한 낮은 위상잡음의 전압제어 발진기를 설계하였다. 제작된 위상고정 유전체 공진 발진기는 51.67㏈c의 고조파 억압특성을 가지고 있으며 공급전력은 1.95W 이하를 필요로 한다. 위상잡음은 상온에서 -107.17㏈c/Hz $\circleda$10KHz와 -113.0㏈c/Hz $\circleda$100KHz의 우수한 특성을 나타내었으며 출력전력은 $-20 ∼ +70^{\circ}C$의 온도 범위에서 13.0㏈m${\pm}$0.33㏈의 안정된 특성을 나타내었다.