• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.116.1-116.1
• /
• 2017

본 연구는 PVD와 CVD를 동시에 사용한 하이브리드 공정시스템을 이용하여 Ti를 도핑한 Diamond-like carbon(DLC) 코팅 전극의 특성 분석에 대한 내용을 다루고 있다. DLC는 높은 경도, 낮은 마찰 계수, 화학적 안정성 등의 좋은 기계적 물성을 가지고 있어 주로 내마모성이 요구되는 분야에 주로 적용되어 왔다. 또한 DLC는 넓은 전위창 및 낮은 백그라운드 전류 등의 전기화학적 특성을 가지고 있어 최근 전극용으로 전도유망한 소재로 주목받고 있지만, 높은 비저항과 낮은 접착력은 여전히 극복해야할 문제로 남아있다. 본 연구에서는 Plasma enhanced chemical vapor deposition (PECVD) 법과 High power impulse magnetron sputtering (HiPIMS) 기법을 동시에 사용하여 Ti/TiC 하지층과 그 위에 Ti-DLC 막을 증착하였고, Ti 함량에 따른 DLC 박막의 특성변화를 살펴보았다. PVD/CVD 하이브리드 증착법에 의한 하지층은 DLC막과 기판사이의 밀착력을 향상시켰고, 기존 PECVD법과 비교하였을 때 하이브리드 증착법은 DLC 박막의 증착률을 크게 증가시켰다. DLC 박막에 소량의 Ti가 들어가면 C-C $sp^2$ 구조가 증가하여 전기적, 전기화학적 특성이 향상되었고, Ti의 함량이 일정 이상 증가하면 TiC의 영향을 받아 전기적, 전기화학적 특성이 나빠지는 것을 알 수 있었다. 본 연구에서는 DLC를 전극으로 활용하기 위해 전기적 및 전기화학적 특성을 향상시키는 연구에 집중하였지만, 산업에 활용하기 위해서 기계적 물성향상과 수명에 관한 추가적인 연구가 이루어 진다면 DLC 전극 분야 발전에 많은 기여를 할 수 있을 것이라 생각한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.406-406
• /
• 2011

최근 결정질 실리콘 태양전지 분야에서는 태양전지의 Voc와 Isc의 증가를 통한 효율 향상을 목적으로 후면 passivation 박막에 대한 연구가 활발하게 진행되고 있다. Local-Back Contact Cell은 최적화된 후면 passivation 박막을 이용한 태양전지 제조방법이다. 본 연구에서는 고효율의 LBC 태양전지 개발을 위해 Rapid Thermal Oxide(RTO)를 이용한 후면 passivation 박막에 screen printing을 이용한 point contact 구조의 LBC 태양전지를 제작하고 그 특성을 분석하였다. 본 연구에 사용된 RTO 박막은 O2와 N2, 2L/min의 조건에서 $850^{\circ}C$에서 3분 동안 열처리하여 성장시켰다. 이렇게 성장된 박막은 3nm의 두께로 형성되어 passivation 효과를 나타내었으며, carrier lifetime 측정 결과 37.8us의 값을 나타냈다. 전면 ARC형성을 위해 RTO 박막 위에 PECVD를 이용하여 SiNx passivation 처리를 하였고, 그 결과 carrier lifetime은 49.1us까지 향상하였다. 후면의 전극 형성을 위해 screen printing 방법으로 Al point contact을 형성하여 local 한 BSF를 형성 시켰으며, 이후 후면 전극 연결을 위한 방법으로 300nm의 두께로 full Al evaporation 공정을 진행 하였다. 결과적으로 RTO 후면 passivation 박막에 Al point contact 형성을 통해 제작된 태양전지는, Suns-Voc 579mV, FF 82.3%, 16.7%의 효율을 달성하였다.

• Korean Journal of Materials Research
• /
• v.7 no.5
• /
• pp.417-422
• /
• 1997

본 연구에서는 LPCVD, PECVD, ECR plasma CVD방법을 이용하여 x선 노광 공정용 마스크의 투과막재료로써의 실리콘질화막의 증착과 그의 물성에 관하여 실험하였다. X선 노광 마스크용 투과막의 재질로써 요구되는 적정인장응력에 가지는 증착조건으로 실리콘질화막을 1$\mu\textrm{m}$정도의 두께로 증착하였으며 이 조건에서의 물성을 SIMS, XPS, ESR, AFM, spectrophoto-metry를 이용하여 비교 분석하였다. ECR plasma CVD방법으로 얻은 실리콘 질화막은 화학양론적 조성(Si/N=0.75)에 근접하는 막을 얻을 수 있었으며 표면 평활도와 가시광투과도가 가장 우수한 결과를 얻었다. 저온 증착법인 PECVD로 얻은 막은 Si/N비가 약 0.86정도이고 산소와 수소의 불순물함량이 가장 높게 나타났다. SiH$_{2}$CI$_{2}$를 이용한 LPCVD막의 경우는 Si-rich조성을 가지지만 수소 불순물의 함량이 가장 작게 나타났고 표면거칠기는 가장 나쁘게 나타났다. 그러나 위의 방법으로 얻은 실리콘 질화막의 최대 가시광투과도는 633nm파장에서 모두 90%이상의 값을 나타내었고, 또한 표면 평활도도 0.64-2.6nm(rms)로 현재 연구되고 있는 다른 X선 투과막재료보다 월등히 우수한 결과를 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.154-154
• /
• 2010

표면 passivation 효과향상 기술은 고효율의 결정질 실리콘 태양 전지를 제작하는데 필수적 요소이다. passivation을 통해서 전자와 전공의 재결합 속도를 낮출 수 있어 $V_{oc}$가 상승하고, 전류 값 증가를 통하여 효율 향상의 결과를 얻을 수 있기 때문이다. passivation을 위해서 다양한 각도로 접근하였다. 첫째는 $SiN_x$를 이용한 passivation효과 실험 둘째는 plasma 분위기에서 $N_2O$를 이용한 passivation효과 실험 그리고 마지막으로 RTO를 이용한 passivation 효과를 실험하였다. 첫 번째 실험은 PECVD를 이용하여 $SiN_x$를 증착한 후 굴절률 1.9 2.66으로 가변 한 결과 $SiN_x$ n=2.66에서 $D_{it}=8.82{\times}10^9$ [$cm^{-2}eV^{-1}$]로 우수한 passivation 효과를 얻을 수 있었다. 두 번째 실험에서는 PECVD를 이용해서 $N_2O$ treatment 후 SiON 증착한 샘플을 이용하여 시간 가변에 따른 passivation 효과를 확인하였다. 그 결과 $N_2O$ 50sccm, 100mTorr, 20W, $400^{\circ}C$ 8min 조건에서 가장 우수한 passivation 효과를 관찰할 수 있었다. 마지막 실험은 RTP를 이용하여 $SiO_2$ 박막에 대한 온도, 시간에 따른 passivation효과를 확인하였다. 그 결과 $O_2$ 3L/min $800^{\circ}C$ 2~3nm 3min 공정에서 lifetime이 220us(n형)의 결과를 얻을 수 있었다. 상기 세 실험결과를 태양전지제작에 응용한다면 고효율의 태양전지 제작이 가능할 것으로 사료된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.141-142
• /
• 2008

다결정 실리콘 박막 트랜지스터를 만들기 위해 가장 많이 사용되는 제작방법은 비정질 실리콘을 기판에 형성한 뒤 결정화 시키는 방법이다. 고온에서 장시간 열처리하는 고상 결정화(SPC)와 레이저를 이용한 결정화(ELA)가 자주 사용되어진다. 그러나 SPC의 경우는 고온에서 장시간 열처리하기 때문에 유리 기판이 변형될 수 있고 ELA의 경우 장비가격이 비싸고 표면일 불균일하다는 문제점이 있다. 본 연구에서는 이 문제를 해결하기 위해서 화학 기상 증착법(저온 공정)을 이용하여 비정질 실리콘 박막을 증착 시키고, 이를 금속 촉매를 이용하여 금속 유도 결정화 방법(MIC)으로 결정화 시키는 공정을 이용하였다. 유리 기판 상부에 버퍼 층을 형성한 후 플라즈마 화학 기상 증착법(PECVD)을 이용하여 비정질 실리콘을 증착하고 Ni-solution을 이용하여 얇게 Ni 코팅하고 그 시료를 약 $650^{\circ}C$의 Rapid Thermal Annealing(RTA) 공정을 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화 시키는 연구를 진행하였다. Ni 코팅시간은 20분, RTA 공정은 5시간의 진행시간을 거쳐야 최적의 결정화 정도를 만들어낸다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.78-79
• /
• 2015

PVD 공정에서 다성분으로 이루어진 나노복합 코팅을 형성하는 것은 원소들간의 합금화 문제로 인해 어렵다. 따라서 일반적으로 두 개 이상의 원소타겟 또는 멀티타겟을 이용한 PVD+PECVD 의 융합공정에 의해 제조된다. 하지만 멀티타겟을 사용한 공정은 공정의 복잡화가 뒤따르며 신뢰성이 떨어진다. 본 연구에서는 멀티타겟의 단점을 보완하기 위해 Ti-Al-X(Cr, Si, B, V) 단일 합금 타겟을 제작하여 나노복합 코팅을 형성하고자 하였다. 기계적 합금화법을 통해 합금분말을 제조하였으며, 방전플라즈마소결법으로 합금 타겟을 제작하였다. 제작된 타겟을 이용하여 스퍼터링 장치를 통해 박막을 형성 하였다. 그 결과 분말은 밀링 시간 20시간에서 정상상태에 도달하였으며, 더 이상 분말의 입자는 줄어들지 않았다. 이때 분말의 입자크기는 $5{\sim}6{\mu}m$ 이었으며 결정립의 크기는 16~20nm 이었다. 소결을 통해 99% 이상의 진밀도를 갖는 합금타겟을 제작하였으며, 이때 결정립의 크기는 매우 미세하였다. 박막의 경우 모두 30GPa 이상의 고경도 특성을 나타냈다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.162-162
• /
• 1999

초고주파 집적회로의 핵심소자로 각광을 받고 있는 GaAs MESFET(MEtal-emiconductor)은 게이트 형성 공정이 가장 중요하며, WNx 내화금속을 이용한 planar 게이트 구조의 경우 임계전압(Vth:threshold voltage)의 균일도가 우수할 뿐만 아니라 특히 Side-wall을 이용한 self-align 게이트는 소오스 저항을 줄일 수 있어 고성능의 소자 제작을 가능하게 한다.(1) 본 연구의 핵심이 되는 Side-wall을 형성하기 위하여 PECVD법에 의한 SiOx 박막을 증착하고, 건식식각법을 이용하여 SiOx side-wall을 형성하였다. 이 공정을 이용하여 소오스 저항이 낮고 임계전압의 균일도가 우수한 고성능의 self-aligned gate MESFET을 제작하였다. 3inch GaAs 기판상에 이온주입법에 의한 채널 형성, d.c. 스퍼터링법에 의한 WNx 증착, PECVD법에 의한 SiOx 증착, MERIE(Magnetic Enhanced Reactive Ion Etcing)에 의한 Side-wall 형성, LDD(Lightly Doped Drain)와 N+ 이온주입, 그리고 RTA(Rapid Thermal Annealing)를 사용하여 활성화 공정을 수행하였다. 채널은 40keV, 4312/cm2로, LDD는 50keV, 8e12/cm2로 이온주입하였고, 4000A의 SiOx를 증착한 후 2500A의 Side-wall을 형성하였다. 옴익 접촉은 AuGe/Ni/Au 합금을 이용하였고, 소자의 최종 Passivation은 SiNx 박막을 이용하였다. 제작된 소자의 전기적 특성은 hp4145B parameter analyzer를 이용한 전압-전류 측정을 통하여 평가하였다. Side-wall 형성은 0.3$\mu\textrm{m}$ 이상의 패턴크기에서 수직으로 잘 형성되었고, 본 연궁에서는 게이트 길이가 0.5$\mu\textrm{m}$인 MESFET을 제작하였다. d.c. 특성 측정 결과 Vds=2.0V에서 임계전압은 -0.78V, 트랜스컨덕턴스는 354mS/mm, 그리고 포화전류는 171mA/mm로 평가되었다. 특히 본 연구에서 개발된 트랜지스터의 게이트 전압 변화에 따른 균일한 트랜스 컨덕턴스의 특성은 RF 소자로 사용할 때 마이크로 웨이브의 왜곡특성을 없애주기 때문에 균일한 신호의 전달을 가능하게 한다. 0.5$\mu\textrm{m}$$\times$100$\mu\textrm{m}$ 게이트 MESFET을 이용한 S-parameter 측정과 Curve fitting 으로부터 차단주파수 fT는 40GHz 이상으로 평가되었고, 특히 균일한 트랜스컨덕턴스의 경향과 함께 차단주파수 역시 게이트 바이어스, 즉 소오스-드레스인 전류의 변화에 따라 균일한 값을 보였다. 본 연구에서 개발된 Side-wall 공정은 게이트 길이가 0.3$\mu\textrm{m}$까지 작은 경우에도 사용가능하며, WNx self-align gate MEESFET은 낮은 소오스저항, 균일한 임계전압 특성, 그리고 높고 균일한 트랜스 컨덕턴스 특성으로 HHP(Hend-Held Phone) 및 PCS(Personal communication System)와 같은 이동 통신용 단말기의 MMICs(Monolithic Microwave Integrates Circuits)의 제작에 활용될 것으로 기대된다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.169-169
• /
• 2003

실리콘 절연막은 반도체 및 디스플레이 소자의 gate 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는데, 주로 IPCVD, PECVD, APCVD법에 의하여 증착되고 있다. 그러나 이러한 방법들은 반도체 소자의 고집적화가 진행됨에 따라 증착온도와 step coverage 및 물성 이 문제점으로 대두되고 있다. 이러한 문제점들을 해결할 수 있는 원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 우수한 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 또 저온에서 증착이 가능해 유리를 기판으로 사용하는 TFT-LCD소자의 gate 절연막에 적용이 가능하다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.208.2-208.2
• /
• 2014

이 실험은 DLC 증착의 효율향상을 위한 것이다. 이에 따라 대기압에서 DBD를 이용하여 샘플의 surface free energy를 향상시켜 다이아몬드 증착공정의 효율을 향상시켰다. DBD공정은 2 kW의 전압과 Ar 2000sccm 그리고 방전시간을 5분으로 고정하여 실험하였다. 다이아몬드증착은 PECVD기법을 이용하여 실험하였다. 실험장비로는 DC Arc 플라즈마트론을 이용하여 실험하였다. AFM, SEM, XRD, Tribology를 이용하여 다이아몬드 증착효율 향상 및 특성에 대하여 분석하였으며 DBD를 이용한 표면처리가 증착효율을 향상에 기여하는 것을 확인하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2008.11a
• /
• pp.37-37
• /
• 2008

고온에서 안정적인 DLC막을 성막하기 위해 PECVD공정에서 실리콘을 첨가하여 제조하였다. 기존의 실리콘첨가 DLC막과는 다르게 고온에서 생성됨으로 마이크로 클러스터 형태의 DLC구조로서 disordered 영역이 넓게 존재하고 있어 I(D)/I(G)비에서의 변화가 있는 것이 관찰되었다. 실리콘 양이 증가할수록 값이 낮아지는 것이 관찰되는데 이는 실리콘량이 증가하면서 수소의 위치에 실리콘이 결합하면서 sp3 단일구조형태의 코팅 막을 만드는 것이 관찰된다. 고온 어닐링효과로 내부구조에서 다량의 sp2구조가 관찰되는 것으로서 DLC막이 어느 정도 흑연화되지만, 실리콘이 SiC에서 SiOx로 $SiO_2$와 SiOH막으로 바뀌는 면서 마찰계수가 낮은 DLC막을 유지할 것으로 기대되며, XPS와 FT-IR분석에 의해 이러한 상들의 존재를 관찰할 수 있었다. 특히 공정상 TMS이 증가하면 첨가된 Si에 의해 형성되는 막이 초기부터 OH기를 다량 포함하고 있는 것을 알 수 있었고, 온도 상승에 의해서 실리콘표층에 더욱 많은 SiOx계열의 물질이 생성되는 것이 명확하게 발견되었다.