• Journal of electromagnetic engineering and science
• /
• 제7권1호
• /
• pp.7-11
• /
• 2007

PCB Power-Bus (comprising power/ground planes) impedance and fields are evaluated by an efficient series expansion method that is suggested in this paper. It is used to investigate the structure's radiated emission(RE) levels and find acceptable ways of loading the power/ground planes such as decoupling capcitor(DeCap)s, balanced feeding and slits, in order to reduce the interferences. Also, the calculations and measurements of a proposed geometry are verified by vector fitting as a analysis model to check the behavior of the slit.

• 한국전자파학회논문지
• /
• 제10권7호
• /
• pp.1065-1073
• /
• 1999

본 논문에서는 Haar 웨이블릿 기반 MRTD(MultiRes빼lion Time-Domain)를 이용하여 다층 PCB (Printed C Circuit Board)의 전원 공급면내에서 발생할 수 있는 Ground Bounce 문제를 해석하였다. 기존의 FDTD법을 이용한 모델링에서는 PCB 전원 공급연을 구성하는 $V_{cc}$연과 접지면 사이의 좁은 간격을 표현하기 위해 수직 방향으로 매우 작은 셀이 필요하다. 이에 따라 안정 조건(Stability Con며tion)에 의한 시간간격 $\Deltat$가 매우 작아 일정 시간 동안의 응답을 관찰하기 위해 많은 수의 반복 계산(Iteration)을 수행해야 한다. 이러한 문제 에 대해 MRTD를 적용하여 수직 방향 셀 크기를 두 배로 증가시켜 해석함으로써 계산 시간을 현저하게 감 소시킬 수 있다. 또한 MRTD에 의한 결과는 FDTD법에 의한 결과 및 해석적인 해와 매우 잘 일치한다. 본 논문의 결과는 PCB 상의 EMI/EMC 문제의 해석에 있어 MRTD의 정확성과 효율성을 잘 나타낸다.

• Journal of electromagnetic engineering and science
• /
• 제2권2호
• /
• pp.68-74
• /
• 2002

In this paper, a pre-layout design approach for high-speed microprocessor is proposed. For multilayer PCB stark up configuration as well as selection and placement of decoupling capacitors, an effective solution for reducing SSN and EMI is obtained by modeling and simulation of complete power distribution system. The system model includes VRM, decoupling capacitors, multiple power and ground planes for core voltage, vias, as well as microprocessor. Finally, the simulation results are verified by measurements data.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.591-597
• /
• 2021

본 논문에서는 전자파 방출을 줄이기 위해 필터나 디커플링 캐패시터를 사용하는 대신에 PCB 내의 칩 배치, 배선 모양 등을 변경하여 위험신호의 배선 길이와 귀환경로를 짧게 하는 EMC 고려 PCB 설계 기법을 제안하였다. 제안하는 기법에서는 PCB 상의 여러 가지 신호에 대해 신호속도를 계산하고, 신호속도가 가장 높은 위험신호에 대해 선로를 가능한 짧게 하도록 가장 먼저 칩의 위치를 선정하고 배선도 가장 먼저 수행해야 한다. 또 위험신호의 귀환경로에 불연속이 발생하지 않도록 설계하며 귀환경로의 기준이 되는 전원판과 접지판이 분할되어 있지 않도록 한다. CISPR-32, CISPR-25 등의 전자파 적합성 시험을 통과하지 못했던 차량용 블루투스 지향성 스피커에 이 기법을 적용하여 PCB를 재설계한 후 EMC 측정을 수행하였더니 해당 전자파 적합성 시험을 수월하게 통과할 수 있었다. 제안하는 기법은 EMC 특성이 중요한 전자기기에 유용하게 쓰일 수 있다.

• 한국전자파학회논문지
• /
• 제24권6호
• /
• pp.633-643
• /
• 2013

IC 내부의 전원분배망(PDN: Power Delivery Network) 회로를 분석하기 위해서는 IC의 디자인 정보가 담긴 파일이 필요하지만, 상용 IC(Commercial IC)의 경우 보안상의 이유로 디자인 정보를 제공하지 않고 있다. 하지만 온-칩 전원분배망(On-chip PDN) 특성이 포함된 경우에는 PCB와 패키지의 특성만으로는 정확한 해석이 어려우므로 본 연구에서는 IC 내부의 정보가 제공하지 않는 전원분배망(PDN) 회로의 추출에 관하여 연구를 하였다. IC 내부의 전원분배망(PDN)의 주파수에 대한 특성을 추출하기 위하여, IEC62014-3에서 제안하고 있는 추출용 보드를 제작하였고, 추출용 보드를 구성하고 있는 SMA 커넥터, 패드, 전송 선로, 그리고 QFN 패키지의 주파수에 대한 특성들을 분석하였다. 추출된 결과들은 디임베딩(de-embedding) 기술에 적용하여 IC 내부의 전원분배망(PDN) 회로를 S-parameter 기반으로 모델을 추출하였고, 평가용 보드의 전원분배망 결합회로(PDN Co-simulation)모델에 적용하여 측정과 비교한 결과, ~4 GHz까지 잘 일치하였다.