• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2009년도 추계학술대회 논문집
• /
• pp.160-165
• /
• 2009

연료전지 분리판은 연료전지 스택을 구성하는 부품 중에서 가장 많은 수량이 사용되는 부품의 하나로서 연료전지의 출력밀도(Power Density, W/L), 비출력(Specific Power, W/kg) 및 가격($/kWe) 관점에서 가능한 저가의 소재 및 제조공정으로 경량, 박형화가 이루어져야 하는 핵심 부품이다. 이러한 저가의 경량, 박형화 분리판 개발의 전제조건은 연료전지 스택에서 요구하는 다양한 물성, 장기수명 및 신뢰성은 나타내는 내구성을 만족해야 하는 것이다. 이렇듯 연료전지 분리판은 다음과 같은 요구 조건을 만족해야 한다. 높은 전기전도도, 전기화학적 부식 저항성, 화학적 안전성, 가스 기밀성, 기계적 강도 및 가공성 등이라 하겠다. 본 연구에서는 분리판의 요구 조건을 만족할 수 있는 분리판을 제작하기 위하여 고분자 복합소재(PCB; Printed Circuit Board)를 이용하여 전기도금을 통해 Cu/Au(1st PCB 분리판)과 Cu/Ni/Au(2st PCB 분리판)을 코팅하여 분리판을 제작하였다. 제조된 분리판을 이용하여, 접촉저항, 부식특성, 가스 기밀성, 기계적 강도를 분석하였으며, 단위전지를 제작 하여 상용 Graphite 분리판과 성능을 비교분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.480-481
• /
• 2012

LED (Light Emitting Diode)는 친환경적이며 고수명 등의 여러 장점을 가지고 있어서 액정디스플레이의 광원으로 널리 사용되고 있다. 그러나 LED 제품을 제조하기 위해서는 칩, 패키지, 모듈, 시스템으로 구성된 4단계의 복잡한 제조공정을 거쳐야 하므로 가격이 높은 단점이 있다. 이를 개선하기 위해서 패키지, 모듈, 시스템의 3단계의 공정을 하나로 통합한 hybrid LED package(HLP) 개념이 제시되었다. HLP는 LED chip을 PCB에 직접 실장한 뒤 초정밀 가공 및 성형 기술을 활용하여 일체형 광학패턴을 인가함으로써 공정을 단순화하면서도 광효율을 향상시킬 수 있다. 이에 본 연구에서는 다구찌 실험계획법을 사용하여 디스플레이에서 중요시되는 휘도를 높일 수 있는 일체형광학패턴 형상 최적화를 실시하였으며, 최적화된 일체형 광학패턴을 제조하기 위한 초정밀 가공 및 성형기술을 개발하였다. 최적화 결과 높이 25um, 꼭지각 90도의 음각형태의 사각피라미드 패턴이 최적형상으로 결정되었으며, 패턴이 없을 때와 비교하여 휘도가 약 32.3% 높아지는 것으로 나타났다. 이러한 일체형 광학패턴을 제품으로 구현하기 위하여 초정밀 절삭기술을 활용하여 마스터 금형을 제작하였다. 최종적으로 사출성형을 통해 일체형 광학패턴을 제작하게 되는데 이때 사출기 내부 공기흐름 및 진공도를 최적화함으로써 패턴 내부에 불필요한 기포가 발생하지 않도록 하는데 성공하였다. 이를 통해 생산성이 높은 사출성형으로 HLP 제품을 양산할 수 있는 가능성을 확인하였고, 추후에는 실제 제품을 제작하는 연구를 수행할 예정이다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.23-23
• /
• 2003

PCB 회로기판용 전해동박은 드럼형태의 음극 표면에 연속적으로 전기 도금한 후 벗겨내어 권취하는 원박 제조공정과 접착성, 내열성, 내화학성, 방청성을 부여하기 위한 후처리 공정으로 나눈다. 이 후처리 공정 중 동박과 수지와의 접착성을 부여하기 위해 일반적으로 전기도금을 통해 조화(Nodule)처리를 실시하는데, 최근 LCD, PDP 등의 평판 디스플레이 장치의 구동칩이 실장되는 TCP용 동박의 경우 2$\mu\textrm{m}$이하의 낮은 조도(Rz)와 함께 높은 접착강도(Peel Strength)가 요구되고 있다. 그러나, Reel to Reel 형태의 연속도금공정으로 진행되는 조화처리에 있어 일반 비이커 실험결과는 실제 양산공정과의 재현성에 있어서 상당한 제한성이 노출된 바 있다. 이에 본 연구에서는 Reel to Reel 형태의 연속도금공정을 모사 할 수 있는 실험장치를 설계, 제작하여 동박표면의 노듈형성에 있어 주요인자를 정량적으로 분석하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.179-179
• /
• 2006

산업기술의 고도화에 따른 IT 산업의 급속한 발전으로 각종 전자, 정보통신기기에 대해 더욱 소형화 고성능화를 요구하고 있다. 이와 같은 경향에 따라 더욱 향상된 기능을 가지고 각종 소자 부품의 개발과 동시에 유독 물질 발생이 없는 청정생산기술 개발에 대한 요구가 끊임없이 제기 되어 왔다. 이러한 요구에 부응하여 기술들이 개발되고 있으며 그 중의 하나로 잉크젯 프린팅 기술이 연구되고 있다. 특히 Dod(Drop on Demand) 방식의 잉크젯은 가정용 프린터로 개발되어 널리 보급된 기술이지만, 이 기술을 PCB 제조기술에 전용하면 친환경 생산공정으로 부품 성장밀도를 증대 시킬 수 있다. 기존의 PCB 제조기술은 전극과 신호 패턴을 형성시키기 위하여 노광공정과 에칭공정을 반복적으로 사용하고 있는데, 노광공정에서 쓰이는 마스크와 유틸리티 설비 유지 비용의 문제가 대두되고 있다. 노즐로부터 분사된 잉크 액적들의 집합으로 기판위에 점/선/면의 인쇄이미지를 구현하게 된다. 그러므로 인쇄 해상도는 잉크액적 및 인쇄 방법, 기판과의 상호작용에 크게 의존하게 된다. 잉크 액적과 기판의 상호작용에 영향을 미치는 요소로는 잉크의 물리화학적 물성(밀도, 점도, 표면장력), 잉크 액적의 충돌 조건(액적 지름, 부피, 속도), 그리고 기판의 특성(친수/소수성, Porous/Nonporous, 표면조도 등)을 들 수 있겠다. 우선적으로 노즐을 통과해서 분사되는 액적의 크기에 따라 기판위에 형성되는 라인의 두께 및 폭이 결정된다. 떨어진 액적이 기판위에서 퍼지는 것을 UV 조사를 통한 가경화 과정을 통해서 최종적으로 라인의 투께 및 폭을 조절하려고 한다. 따라서 선폭 $75{\mu}m$의 일정한 미세 배선을 형성시키기 위해 액적 크기 조절과 탄착 resist 액적 표면의 UV 가경화 조건으로 구현하려고 한다. 또한 DPI(Dot Per Inch) 조절을 통한 인쇄로 탄착 resist의 두께 확보 후 에칭시 박리되는 현상을 억제 시키려 한다.

• 마이크로전자및패키징학회지
• /
• 제16권2호
• /
• pp.43-50
• /
• 2009

최근 인쇄회로기판(PCB)의 제품트랜드는 박형화, 고밀도화로 대표되지만 휨(Warpage) 억제, 신뢰성확보와 같은 기술적 난제로 인해 박형화와 고밀도화에 많은 제약을 받고 있다. $B^2it$(Buried Bump Interconnection Technology) 공법은 기판의 핵심공정 중 하나인 드릴링 공정이 생략되어 인쇄회로기판을 낮은 제조비용으로 박형화할 수 있는 기술로 개발되고 있다. 본 논문은 $B^2it$공법이 적용된 인쇄회로기판의 열적-기계적 거동특성을 유한요소해석(FEA)을 통해 고찰한 논문으로서 패키징레벨에서 방열효과와 신뢰성 등에 벙프의 재료, 형상 등이 미치는 영향 등을 분석하였다. 해석결과에 의하면 $B^2it$공법이 적용한 인쇄회로기판은 기존 비아구조를 가진 인쇄회로기판에 비해 칩에서 발생하는 열의 확산이 신속하고 패키징의 휨을 억제하는데도 유리하며 칩에서 발생하는 응력도 낮추지만 솔더-조인트의 응력은 증가시키게 된다. 따라서 패키징의 신뢰성을 향상시키기 위해서는 범프의 형상, 재료 등을 패키징을 구성하고 있는 모든 요소들을 고려하여 최적화하는 것이 필요하다.

• 한국자기학회지
• /
• 제15권1호
• /
• pp.30-36
• /
• 2005

최근 20년 동안 스핀 스프레이 방법으로 제조된 페라이트 필름이 갖는 여러 가지 우수한 점들이 보고되어 왔다. 기존의 벌크 페라이트 재료와 달리 고주파 특성이 우수하며, $100^{\circ}C$ 이하에서 저온 공정이 가능한 점이 그것이다. 따라서 상기의 방법을 이용하여 micro DC-DC 컨버터용 Ni-Zn 페라이트 인턱터를 제조하였으며, 기판재료는 폴리이미드를 사용하였고, 라미네이션과 비아홀 가공, 도금 공정을 이용하여 임베디드 형태를 완성하였다. 또한 Ni-Zn ferrite는 절연체이므로 다른 절연층을 형성하지 않았다. 제조된 Ni-Zn ferrite 는 약 0.61 T의 포화자화, 약 110의 실수 투자율을 보였고, 인덕터의 특성은 스파이럴 16턴 디자인의 경우 5 MHz에서 1.52 H에 Q-factor 24.3, 정격전류 863 mA였다.

• 공업화학
• /
• 제20권6호
• /
• pp.622-627
• /
• 2009

알칼리 수용액에 현상이 가능한 감광성 수지재료와 전도성 카본블랙 필러를 이용하여 포토 패터닝이 가능한 폴리머 후막 저항 페이스트를 제조하고 평가하였다. 감광성 수지로는 인쇄회로기판의 보호층으로 주로 사용되는 photo solder resist(PSR)를 사용하여 자외선에 의한 노광 및 알칼리 수용액에의 현상이 가능하게 하였다. 감광성 폴리머 저항 페이스트를 제작한 후, PCB 테스트 보드를 이용하여 후막저항체의 전기적 특성을 평가하였다. 카본블랙의 첨가량에 따라 시트저항은 감소하였으나, 과량 첨가시에는 현상성에 한계를 나타내었다. 재경화에 따라서 시트저항이 감소하였으며, 카본블랙의 첨가량이 많을수록 그 변화율은 작게 나타났다. 포토공정을 적용하여, 미세 패터닝된 meander형 후막저항체를 제조할 수 있었고, 이 방법을 통하여 적은 면적에도 시트저항의 수십 배에 달하는 큰 저항값을 구현할 수 있었다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.29-33
• /
• 2003

최근 이동 정보통신 분야의 발전에 따라 단말기 및 관련 부품들을 소형 경량화 하는 것이 매우 중요한 기술요소로 부각되고 있다. 이를 위해서는 기판의 배선밀도를 높이는 것과 개별 부품 또는 모듈의 크기와 무게를 줄이는 것이 절실히 필요하며, 이러한 요구에 부응하기 위해 기존의 다층 PCB 기술이나 MCM 기술에 비해 우수한 배선밀도와 양호한 전기적 특성을 갖는 저온 동시소성 세라믹(Low Temperature Co-fired Ceramic) 기술이 개발, 적용되고 있다. 본 논문에서는 이러한 LTCC 기판의 소결에 있어 기존의 소결 공정인 전기로 소결 공정과 microwave를 이용한 소결 공정을 이용하여 소결 하였을 때, LTCC 기판의 수축율과 무게감소, 그에 따른 밀도변화, SEM 을 이용한 표면형상 분석을 통해 급속가열을 통한 공정시간의 단축, 낮은 에너지 소비로 인한 제조단가의 절감, 균일한 가열로 인한 소결온도의 저하 등의 장점을 갖는 microwave sintering 을 적용할 수 있는 가능성을 제시하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2015년도 추계학술대회 논문집
• /
• pp.158-158
• /
• 2015

전해동박(Electrodeposited Copper Foil)은 전기도금 공정으로 제조되는 얇은 구리 포일로서, 주로 TV, PC, 스마트폰 등 전자제품의 인쇄회로기판에서 전기신호를 전달하는 회로소재로 사용이 되며, 최근에는 모바일 IT, 전기자동차, 지능형 로봇, 그린 에너지 산업 등에서 필수적으로 적용되는 소재로 이용이 급증하고 있는 핵심소재이다. 모바일, Network 고속 통신 기술의 발전에 따라 Data 사용량의 폭증으로 고속/고주파 신호전송이 필요성이 증대되고 있으며 무선 충전 기술의 도입 및 웨어러블 기기의 보급으로 점차 FCCL도 3layer에서 2layer로 점차 그 수요가 바뀌어 가고 있다. 이에 따라 전해동박도 고속/고주파 신호 전송 및 고밀도 특성에 맞추어 저조도, 고밀착력 특성을 요구되는 방향으로 개발 되고 있으며 Line Space 가 기존 $25{\mu}m/25{\mu}m$ 패턴에서 $20{\mu}m/20{\mu}m$ 패턴으로 Fine pitch를 요구함에 따라 전해동박의 박막화, 저조도 고 밀착력 특성이 더 요구되고 있다.

• 산업경영시스템학회지
• /
• 제27권4호
• /
• pp.141-146
• /
• 2004

This research considers the problem of scheduling jobs on unrelated parallel machines with a common due date. The objective is to minimize the total absolute deviation of job completion times about the common due date. This problem is motivated by the fact that a certain phase of printed circuit board manufacturing and other production systems is bottleneck and the processing speeds of parallel machines in this phase are different for each job. A zero-one integer programming formulation is presented and two dominance properties are proved. By these dominance properties, it is shown that the problem is reduced to asymmetric assignment problem and is solvable in polynomial time.