• 정보처리학회논문지C
• /
• 제9C권4호
• /
• pp.531-542
• /
• 2002

입력과 출력에 버퍼를 갖는 ATM 교환기의 셀 폐기 방법은 기존의 귀환(Backpressure)모드와 손실(Queueloss)모드가 있으며, 최근에는 두 모드의 단점을 보완한 하이브리드(Hybrid)모드가 제안되었다. 하이브리드모드는 목적하는 출력 버퍼와 입력 버퍼가 모두 포화일 경우에만 셀을 폐기하는 방식이다. 본 논문에서는 유니폼 트래픽하에서 Output-port expansion 기법을 사용한 귀환 손실 모드 및 하이브리드모드 하에서의 셀 손실률과 셀 지연을 성능 비교 분석한다 Output-port expansion 기법은, 한 타임 슬롯동안에 입력포트 당 하나의 셀만 교환되며, 만약 하나 이상의 셀들이 같은 출력포트로 향하고자 하면, 최대 교환되는 셀 수를 K(Output-port expansion ratio)개로 제한하는 방식이다. 셀 손실률을 비교 분석한 결과, 이전의 연구에서와는 달리 로드 0.9를 기점으로. 0.9이하의 로드에서는 하이브리드 모드가, 0.9 이상의 로드에서는 손실모드가 가장 낮은 셀 손실률을 보인다. 셀 지연을 비교 분석한 결과, 한 개의 교환기 성능 분석에서는 셀 손실로 인한 재전송(retransmission)을 고려하지 않는 관계로, 예상한 바와 같이, 로드가 많아질수록 셀 손실률이 높은 귀환모드가 K를 높일수록 다른 모드에 비해 낮은 셀 지연을 보였다.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1184-1195
• /
• 1998

본 논문에서는 입력 버퍼링 스위치의 최대 수율 향상 방안으로서 제안되어진 다양한 성능 향상 방식들을 입력 버퍼와 스위칭 패브릭의 구조, 성능 향상 요인, 성능 한계 요인, 경합 중재 방식 그리고 최대 수율의 측면에서 비교 분석하며 특히 랜덤 트래픽과 버스티 트래픽 환경에서 각 방식들의 성능 우열 관계를 도출하고 그 원인 분석을 제시한다. 또한 각 방식들이 높은 수율을 얻기 위해 큰 성능 향상 인자가 요구되며 성능 향상 인자를 2로 했을 때 성능 향상이 두드러지나 3이상이면 성능향상 폭이 좁아진다는 점에 착안하여, 한 방식만 사용하지 않고 각 방식들을 결합하여 구성함으로써 구현의 용이성과 낮은 비용을 유지하면서 높은 성능을 얻을 수 있는 다양한 결합 구조를 제시하고 분석한다. 결합 구조로서 제안된 목적지별 큐잉 기반 입출력단 확장 구조는 출력단 그룹수를 2로 하고 출력단 확장을 2로 하는 경우 랜덤 트래픽과 버스티 트래픽 환경하에서 100%의 수율을 보여 적은 비용으로 출력 버퍼링 스위치의 성능을 얻을 수 있음을 확인하였다.

• Journal of Electrical Engineering and information Science
• /
• 제2권6호
• /
• pp.48-55
• /
• 1997

Advances in VLSI technology have brought us completely new design principles for the high-performance switching fabrics including ATM switches. From a practical point of view, port scalability of ATM switches emerges as an important issue while complexity and performance of the switches have been major issues in the switch design. In this paper, we propose a cost-effective approach to modular ATM switch design which provides the good scalability. Taking advantages of both time-division and space-division switch architectures, we propose a practically implementable large scale ATM switch architecture. We present a scalable shared buffer type switch for a building block and its expansion method. In our design, a large scale ATM switch is realized by interconnecting the proposed shared buffer switches in three stages. We also present an efficient control mechanism of the shared buffers, synchronization method for the switches in each stage, and a flow control between stages. It is believed that the proposed approach will have a significant impact on both improving the ATM switch performance and enhancing the scalability of the switch with a new cost-effective scheme for handling the traffic congestion. We show that the proposed ATM switch provides an excellent performance and that its cell delay characteristic is comparable to output queueing which provides the best performance in cell delay among known approaches.