• 제목/요약/키워드: Optimized implementation

검색결과 518건 처리시간 0.031초

Motion JPEG2000을 위한 리프팅 프로세서의 ASIC 설계 (ASIC Design of Lifting Processor for Motion JPEG2000)

  • 서영호;김동욱
    • 한국통신학회논문지
    • /
    • 제30권5C호
    • /
    • pp.344-354
    • /
    • 2005
  • 본 논문에서는 JPEG2000을 위한 새로운 리프팅 구조를 제안하고 ASIC으로 구현하였다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅을 재구성하였다. 먼저, 리프팅 연산의 동작 순서를 분석하고 하드웨어의 구현을 고려한 인과성을 부여한 후 단위 셀을 최적화하였다. 제안한 셀의 단순한 확장을 통해서 리프팅 커널을 구성하고, 이를 이용하여 Motion JPEG2000을 위한 리프팅 프로세서를 구현하였다. 구현한 리프팅 커널은 최대 $1024{\times}1024$ 크기의 타일(Tile)을 수용할 수 있고, (9,7)필터를 이용한 손실압축과 (5,3)필터를 이용한 무손실압축을 모두 지원한다. 또한 입력 데이터율과 동일한 출력율을 가지고, 일정 대기지연 시간이후 4가지 부대역(LL, LH, HL, HH)의 웨이블릿 계수들을 연속적으로 동시에 출력할 수 있다. 구현한 리프팅 프로세서는 SAMSUNG의 $0.35{\mu}m$ CMOS 라이브러리를 이용하여 ASIC 과정을 거쳤다. 약 9만개의 게이트를 사용하고, 곱셈기로 사용된 매크로 셀에 따라 차이는 있지만 약 150MHz 이상의 속도에서 안정적으로 동작이 가능하였다. 최종적으로 기존의 연구 및 상용 IP와의 비교에서도 종합적으로 우수한 성능을 보이는 것을 확인할 수 있었다.

바이오센싱 융합 빅데이터 컴퓨팅 아키텍처 (Bio-Sensing Convergence Big Data Computing Architecture)

  • 고명숙;이태규
    • 정보처리학회논문지:소프트웨어 및 데이터공학
    • /
    • 제7권2호
    • /
    • pp.43-50
    • /
    • 2018
  • 생체정보 컴퓨팅은 생체신호 센서와 컴퓨터 정보처리를 융합한 정보시스템에 기초하여 컴퓨팅시스템 뿐만 아니라 빅데이터 시스템에 크게 영향을 미치고 있다. 이러한 생체정보는 지금까지의 텍스트, 이미지, 동영상 등의 전통적인 데이터 형식과는 달리 생체신호의 의미를 부여하는 값은 텍스트 기반으로 표현되고, 중요한 이벤트 순간은 이미지 형식으로 저장하며, 시계열 분석을 통한 데이터 변화 예측 및 분석을 위해서는 동영상 형식 등 비정형데이터를 포함하는 복합적인 데이터 형식을 구성한다. 이러한 복합적인 데이터 구성은 개별 생체정보 응용서비스에서 요구하는 데이터의 특징에 따라 텍스트, 이미지, 영상 형식 등으로 각각 분리되어 요청되거나, 상황에 따라 복잡 데이터 형식을 동시에 요구할 수 있다. 기존 생체정보 컴퓨팅 시스템들은 전통적인 컴퓨팅 구성요소, 컴퓨팅 구조, 데이터 처리 방법 등에 의존하므로 데이터 처리성능, 전송능력, 저장효율성, 시스템안전성 등의 측면에서 많은 비효율성을 내포하고 있다. 본 연구에서는 생체정보 처리 컴퓨팅을 효과적으로 지원하는 생체정보 빅데이터 플랫폼을 구축하기 위해 개선된 바이오센싱 융합 빅데이터 컴퓨팅 아키텍처를 제안한다. 제안 아키텍처는 생체신호관련 데이터의 저장 및 전송 효율성, 컴퓨팅 성능, 시스템 안정성 등을 효과적으로 지원하며, 향후 생체정보 컴퓨팅에 최적화된 시스템 구현 및 생체정보 서비스 구축을 위한 기반을 제공할 수 있다.

플래시 메모리 기반 인덱스 구조에서 대리블록 이용한 가비지 컬렉션 기법 (Garbage Collection Method using Proxy Block considering Index Data Structure based on Flash Memory)

  • 김선환;곽종욱
    • 한국컴퓨터정보학회논문지
    • /
    • 제20권6호
    • /
    • pp.1-11
    • /
    • 2015
  • 낸드 플래시 메모리는 빠른 접근 시간과 저전력의 특성을 가지고 있어 저장장치로 많이 사용되고 있는 추세이다. 하지만 저사양의 임베디드 장치에서는 메모리 요구사항과 구현상의 복잡성으로 FTL을 적용하기에는 비용이 많이 든다. 이러한 이유로 FTL을 구현하기 힘든 임베디드 장치에 적용할 수 있는 B+ 트리 연구들이 다수 제안되었다. 이런 연구들은 낸드 플래시 메모리에서 제자리 업데이트가 불가하다는 단점을 고려하여 삽입과 갱신의 성능을 최적화 하였다. 하지만 B+ 트리에 기존의 가비지 컬렉션 기법들을 적용하면 낸드 플래시 메모리의 페이지 위치를 변경하게 되고 B+ 트리의 재구성을 발생시켜 전체적인 성능을 저하시킨다. 이러한 문제를 해결하고자 본 논문에서는 낸드 플래시 메모리를 기반으로 하는 B+ 트리와 이와 유사한 인덱스 트리 구조에 적용할 수 있는 가비지 컬렉션 기법을 제안한다. 제안하는 가비지 컬렉션 기법은 블록 정보 테이블과 대리 블록을 이용하여 B+ 트리의 재구성을 발생시키지 않는다. 제안된 기법의 성능평가를 위해, 낸드 플래시 메모리가 장착된 실험 장치에 B+ 트리와 ${\mu}$-Tree를 구현하고 제안된 기법을 적용하였다. 구현 결과 B+ 트리에서 제안된 기법이 GAGC(Greedy Algorithm Garbage Collection)보다 삽입된 키의 개수가 약 73% 많았으며, ${\mu}$-Tree에서 제안된 기법이 GAGC보다 시간 오버헤드가 약39% 적었다.

미래 교통환경 변화에 대응하는 교통 모의실험 모형 설계 방향 (Considerations on a Transportation Simulation Design Responding to Future Driving)

  • 김형수;박범진
    • 한국ITS학회 논문지
    • /
    • 제14권6호
    • /
    • pp.60-68
    • /
    • 2015
  • 최근 첨단기술의 발전은 교통환경에 커다란 변화를 일으키고 있다. 지능형교통시스템(ITS), 자율주행차량 등은 도로 및 자동차는 물론 운전자까지 정보화, 지능화, 자동화하여 안전하고 효율적인 교통운영에 공헌하고 있다. 본 연구에서는 첨단기술의 도입으로 변화하는 미래 교통환경을 위한 모의실험 모형 설계시 고려해야 하는 사항을 제안하였다. 우선 거시적인 설계 방향으로 현실 유사성, 모형 수용성, 규모 확장성을 제안하고 각각에 대한 구체적 고려사항을 나열하였다. 현실에 유사한 실험을 위하여 정산(calibration) 기능이 중요하며, 통신 특성을 위하여 물리 계층(physical layer) 및 맥 계층(MAC layer)에서 발생하는 현상을 구현하여야 한다. 미래의 새로운 교통환경 실험을 수용하려면 API 등 다른 모형의 추가적인 결합을 위한 인터페이스가 고려되어야 한다. 예측하기 어려운 미래 교통환경을 위한 모의실험 모형은 많은 기능을 내재한 거대한 구성보다는 호환 중심의 설계가 필요하며, 실험 규모 확장을 위하여 H/W와 S/W는 함께 최적화되어야 한다. 본 연구의 결과는 미래 교통환경의 모의실험 모형 설계시 가이드라인으로 활용될 것으로 기대된다.

스파이럴 구조 기생 소자와 L자형 공진기를 갖는 모노폴 안테나 설계 및 구현 (Design and Implementation of Monopole Antenna with Parasitic Element of Spiral Shape and L-Resonator)

  • 윤광열;이승우;김장렬;이승엽;김남
    • 한국전자파학회논문지
    • /
    • 제24권1호
    • /
    • pp.11-19
    • /
    • 2013
  • 본 논문에서는 기생 소자의 커플링 현상을 이용하여 다중 대역 특성을 나타내기 위한 평면형 모노폴 안테나를 설계 및 제작하였다. 제안된 안테나는 단일 공진이 발생하는 사각 패치를 기본으로 다중 대역 특성을 얻기 위해 기생 소자를 삽입하였다. 기생 소자는 안테나 크기의 소형화와 다중 공진 특성을 나타내기 위해 스파이럴 구조를 사용하였으며, 각각의 설계 파라미터들을 이용하여 주파수 특성을 최적화 시켰다. 또한, via-hole을 통해 접지면에 연결된 L자 형태의 공진기를 급전선 양쪽에 삽입함으로써 서비스 대역 이외에 사용되지 않는 주파수 대역을 차단하였다. 사용된 기판은 크기가 $40{\times}60{\times}1mm^3$이고, 비유전율 4.4인 FR-4 기판 위에 설계되었으며, 급전은 임피던스 $50{\Omega}$의 마이크로스트립 선로를 사용하였다. 측정 결과, 1.714~2.496 GHz, 2.977~4.301 GHz, 4.721~6.315 GHz 대역에서 -10 dB 이하의 반사 손실 특성을 나타냈으며, 전방향의 방사 패턴을 나타냈다.

Motion JPEG2000을 위한 리프팅 프로세서의 ASIC 설계 (ASIC Design of Lifting Processor for Motion JPEG2000)

  • 서영호;김동욱
    • 한국통신학회논문지
    • /
    • 제30권7C호
    • /
    • pp.647-657
    • /
    • 2005
  • 본 논문에서는 JPEG2000을 위한 새로운 리프팅 구조를 제안하고 ASIC으로 구현하였다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅을 재구성하였다. 먼저, 리프팅 연산의 동작 순서를 분석하고 하드웨어의 구현을 고려한 인과성을 부여한 후 단위 셀을 최적화하였다. 제안한 셀의 단순한 확장을 통해서 리프팅 커널을 구성하고, 이를 이용하여 Motion JPEG2000을 위한 리프팅 프로세서를 구현하였다. 구현한 리프팅 커널은 최대 1024$\times$1024 크기의 타일 (Tile)을 수용할 수 있고, (9,7)필터를 이용한 손실압축과 (5,3)필터를 이용한 무손실압축을 모두 지원한다. 또한 입력 데이터율과 동일한 출력율을 가지고, 일정 대기지연 시간이후 4가지 부대역(LL, LH, HL, HH)의 웨이블릿 계수들을 연속적으로 동시에 출력할 수 있다. 구현한 리프팅 프로세서는 SAMSUNG의 0.35$\mu$m CMOS 라이브러리를 이용하여 ASIC 과정을 거쳤다. 약 9만개의 게이트를 사용하고, 곱셈기로 사용된 매크로 셀에 따각 차이는 있지만 약 150MHz 이상의 속도에서 안정적으로 동작이 가능하였다. 최종적으로 기존의 연구 및 상용 IP와의 비교에서도 종합적으로 우수한 성능을 보이는 것을 확인할 수 있었다.

가상 플랫폼을 이용한 JPEG 디코더 IP의 구현 및 검증 (Implementation and Verification of JPEG Decoder IP using a Virtual Platform)

  • 정용범;김용민;황철희;김종면
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권11호
    • /
    • pp.1-8
    • /
    • 2011
  • 하나의 제품에 다양한 기능들이 복합적으로 통합하는 단일칩시스템 (System-on-a-Chip, SoC)의 설계 요구가 증가하는 반면, 시장이 요구하는 적기 출하 시점은 점점 짧아지고 있다. 따라서 이러한 요구를 만족시키기 위해서 소프트웨어와 하드웨어를 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 하드웨어-소프트웨어 통합 검증을 조기에 수행하는 방법으로 IP(intellectual property) 재사용을 통한 가상 플랫폼 기반 설계 방법이 널리 연구되고 있다. 본 논문에서는 기존 ARM프로세서 기반 S3C2440A 시스템을 가상 플랫폼을 이용하여 재설계하고, JPEG 디코더를 S3C2440A 가상 플랫폼에 구현하여 성능을 평가하였다. 또한, ARM 프로세서 기반 인라인 어셈블리어를 이용하여 JPEG 디코더를 최적화하는 기법을 소개하였고, 이를 가상 플랫폼에 구현하여 성능 향상을 검증하였다. 이러한 가상 플랫폼 기반 설계를 통해 하드웨어 및 소프트웨어의 통합 검증이 가능하고, 시장 적기 출하(Time-to-Market) 요구에 신속히 대처할 수 있다.

Teaklite DSP Core 를 이용한 이동통신 단말기용 음향반향제거기의 실시간 구현 (Real-Time Implementation of Acoustic Echo Canceller for Mobile Handset Using TeakLite DSP Core)

  • 권홍석;김시호;장병욱;배건성
    • 대한전자공학회논문지SP
    • /
    • 제39권2호
    • /
    • pp.128-136
    • /
    • 2002
  • 본 논문에서는 이동통신 단말기의 음성부호화기에 탑재할 수 있도록 TeakLite DSP Core를 이용한 음향반향제거기(Acoustic Echo Canceller)를 실시간으로 구현하였다. 음성부호화기에서 음향반향제거기가 사용할 수 있는 연산량의 제한때문에 적응필터는 NLMS(Normalized Least Mean Square) 알고리즘을 이용한 FIR 필터를 사용하였다. 먼저 음향반향제거기를 부동소수점 C-언어로 구현한 다음 고정소수점 시뮬레이션을 통하여 고정소수점 연산으로 바꾸었다. 그리고 고정소수점 연산 결과를 기반으로 어셈블리 언어로 프로그램을 작성하고 최적화 과정을 거쳐 실시간으로 동작하도록 하였다. 최종적으로 구현된 반향제거기는 프로그램 메모리가 624 words이고 데이터 메모리는 811 words이었다. 샘플링 주파수를 8 ㎑로 하였을 때, 32 msec의 반향경로 지연시간에 해당되는 256 차수의 필터를 이용한 경우에는 14.12 MIPS의 연산량을, 16 msec의 반향경로 지연시간에 해당되는 128 차수의 필터를 이용한 경우에는 9.00 MIPS의 연산량을 필요로 하였다.

형식 기술 기법에 의한 LOTOS 프로토콜 적합성 시험 (LOTOS Protocol Conformance Testing for Formal Description Specifications)

  • 진병문;김성운;류영숙
    • 한국정보처리학회논문지
    • /
    • 제4권7호
    • /
    • pp.1821-1841
    • /
    • 1997
  • 본 논문은 형식 기술 기법 중의 하나인 LOTOS 명세로부터 적합성 시험 시퀀스를 자동 생성하는 방법을 기술한다. 전체적인 시스템 구현을 위해 현재까지 연구된 여러가지 알고리즘들을 응용하여 적용하였고, 또 Rural Chinese Postman tour 개념을 개선한 후 적용하였다. 통신 프로토콜에 대한 LOTOS 명세로부터 CAESAR 도구의 Petri-net을 통한 시뮬레이션 기능을 이용하여 해당상태 천이 그래프를 생성하고, 얻어진 상태 천이 그래프에 대해 적합성 시험 시퀀스를 생성하기 위해 주어진 그래프의 각 상태에 대한 유일한 시퀀스인 UE sequence(Unique Event sequence)를 정의하였다. 또한 이러한 UE 시퀀스가 존재하지 않는 상태에 대해서는 부분 UE sequence(Partial UE sequence) 및 signature를 정의하였고, 또 이러한 특성 시퀀스에 대한 경험적 연구 결과를 정리하였다. 한편, 최적의 시험 시퀀스 생성을 위해 얻어진 특성 시퀀스들을 Rural Chinese Postman tour 개념에 적용하는 방법론에 대해서도 제시하였다. 또 생성된 적합성 시험 시퀀스의 오류 판단 영역 예측 방법 및 과정과 결과에 대해서도 기술하였고, 얻어진 시험 시퀀스를 표준 시험 표준기법인 TTCN으로의 변화 방법론도 제시하였다. 마지막으로 제안된 생성방법론에 대한 프로토타입은 실제 통신 프로토콜에 적용하기 위해 실질적인 많은 부분을 고려하면서 실행시험 스우트 생성을 위해 구현되었고, 이 프로토타입은 지능망이나 PCS 또는 ATM 프로토콜을 위한 적합성 시험 목적으로 사용될 수 있다.

  • PDF

연속파 레이다를 활용한 이진 신경망 기반 사람 식별 및 동작 분류 시스템 설계 및 구현 (Design and Implementation of BNN based Human Identification and Motion Classification System Using CW Radar)

  • 김경민;김성진;남궁호정;정윤호
    • 한국항행학회논문지
    • /
    • 제26권4호
    • /
    • pp.211-218
    • /
    • 2022
  • 연속파 레이다는 카메라나 라이다와 같은 센서에 비해서 안정성과 정확성이 보장된다는 장점이 있다. 또한 이진 신경망은 다른 딥러닝 기술에 비해서 메모리 사용량과 연산 복잡도를 크게 줄일 수 있는 특징이 있다. 따라서 본 논문에서는 연속파 레이다와 이진 신경망 기반 사람 식별 및 동작 분류 시스템을 제안한다. 연속파 레이다 센서를 통해 수신된 신호를 단시간 푸리에 변환함으로써 스펙트로그램을 생성한다. 이 스펙트로그램을 기반으로 레이다를 향해 사람이 다가오는지 감지하는 알고리즘을 제안한다. 더불어, 최적화된 이진 신경망 모델을 설계하여 사람 식별 90.0%, 동작 분류 98.3%의 우수한 정확도를 지원할 수 있음을 확인하였다. 이진 신경망 연산을 가속하기 위해 FPGA (field programmable gate array)를 이용하여 이진 신경망 연산에 대한 하드웨어 가속기를 설계하였다. 해당 가속기는 1,030개의 로직, 836개의 레지스터, 334.906 Kbit의 블록 메모리를 사용하여 구현되었고, 추론에서 결과 전송까지 총 연산 시간이 6 ms로 실시간 동작이 가능함을 확인하였다.