• 한국통신학회논문지
• /
• 제28권9C호
• /
• pp.868-875
• /
• 2003

본 논문에서는 웨이블릿 변환 영역에서 기존의 다중해상도 움직임 예측 방법에 비해 보다 향상된 단화소 이동 감쇠를 이용한 다중해상도 움직임 예측 방법을 제안하였다. 웨이블릿 변환 영역에서 웨이블릿 계수들의 계층적 상관관계를 이용한 기존의 다중해상도 움직임 예측 방법(MRME)은 웨이블릿 변환시 수행되는 다운 샘플링 과정에서 발생되는 웨이블릿 계수들의 이동-변환 성질(shift-variant property)에 의해 정확한 움직임 예측을 수행할 수 없다는 단점이 있다. 따라서 이러한 문제점을 극복하기 위해 제안된 방법은 입력 영상에 대해서 2레벨 웨이블릿 변환을 수행한 후 저대역 신호인 S$_4$대역에 대해 3레벨 웨이블릿 변환을 수행하기 앞서 S$_4$대역에서의 단화소 이동된 신호를 제거하기 위한 방법으로 보간을 적용한다. 보간된 저 대역 신호 S$_4$대역에 대해서 1레벨 웨이블릿 변환을 수행한 후 최종적으로 3레벨 웨이블릿 변환된 저 대역 신호 S$_{8}$대역에 대해서 초기 움직임 벡터를 구한 다음 나머지 하위 레벨에 위치한 대역에 대해서 기존 다중해상도 움직임 예측 방법과 동일한 방법으로 움직임 예측을 수행함으로써 향상된 부호화 성능을 얻을 수 있었다. 실험 결과 제안한 방법은 기존 다중해상도 움직임 예측 방법과 웨이블릿 변환 영역에서 전역 탐색 방법과 비교해 PSNR면에서 약 1∼2dB정도 향상된 부호화 효율을 나타낼 뿐 아니라, 주관적 화질에서도 개선된 결과를 보였다.

• 융합신호처리학회논문지
• /
• 제3권1호
• /
• pp.27-32
• /
• 2002

본 논문에서 제안한 텔레미트리 시스템은 생체신호를 중거리로 전송하기 위한 RF 송신기와 전자파 간섭의 영향이 없는 광을 매체로한 수신기이다. 텔레미트리 시스템은 of 65$\times$125$\times$45mm크기이며, RF 송신부, 광 수신부와 생체신호 처리를 위한 CMOS 칩으로 구성되어 있다. 제안된 텔레메트리 장점은 전자파에 노출을 최소화하면서 중거리(50m) 텔레메트리가 가능하여, 자유로운 상태에서의 모니터링이 가능하다. 관측 시스템은 실시간 처리를 위해 dual-processor구조로 설계했다. 본 연구에서는 1 채널 360Hz, 16 Bits의 심전도 데이터를 1.42초 간격으로 실시간 웨이브렛 변환할 수 있었다.

• 한국정보처리학회논문지
• /
• 제3권5호
• /
• pp.1307-1316
• /
• 1996

본 논문에서는 인접블록들간의 높은 상관성을 이용한 동적 주소 사상에 의한 벡터 양자화 방법을 제안했다. 제안한 방법에서는 부호화할 입력블록에 대한 벡터 양자화의 주소를 사이드 메치 오차를 이용하여 재정렬된 부호책에서의 새로운 주소로 사상하는 주소 변환 함수를 저의하여 비트율을 효율적으로 감소하였다. 이러한 방법은 주소 변환 함수에 의한 새로운 주소가 주소 문턱값 이하인 낮은 주소로 사상된 경우에는 새롭게 사상된 주소를 부호화하고, 그렇지 않은 경우에는 재정립 되지않은 부호벡터 주소를 부호화하는 방법이다. 실험을 통하여, 제안한 방법에서의 복원영상의 화질은 일반적인 벡터 양자화 방법에서의 복원영상의 화질과 동일하고 비트율은 약 45∼50% 감소함을 확인하였다.

• 한국음향학회지
• /
• 제22권5호
• /
• pp.367-374
• /
• 2003

본 논문에서는 토널 마스커 특성을 이용한 오디오 워터마킹 기법을 제안한다. 먼저 오디오 워터마킹 특성으로서의 토널 마스커 특성을 분석한다. 기존의 심리음향 연구들에 의하여 토널 마스커를 구성하는 주파수 신호들에 대해 비지각적인 변조가 가능하다. 그리고 여러 신호처리에 대해 처리 전, 후의 톤과 좌, 우 주파수 신호의 에너지 관계를 비교하면 매우 적은 변화를 보인다. 이러한 토널 마스커 특성을 이용한 워터마킹 기법을 제안한다. 제안하는 기법은 톤의 좌, 우 주파수의 에너지 차이를 변조하여 하나의 워터마크 비트를 내장하고, 원음 없이 내장시의 비밀키를 이용하여 변조된 토널 마스커를 찾은 후 내장된 워터마크 비트를 판단하는 기법이다. 제안한 기법은 잡음 삽입과 압축, 대역 통과 필터링, 샘플링 변환, 반향처리, 주파수 등화의 공격 후, 클래식과 팝에 대해 각각 평균 오류율 0.11%, 1.26%를 보였다. 그리고 주관적인 음질 평가를 통하여 평균 SDG (Subjective Diff-Grades) -0.31의 결과를 얻었다.

• 한국광학회지
• /
• 제33권3호
• /
• pp.106-112
• /
• 2022

이중 링 add/drop 필터와 all-pass 지연 필터로 구성된 이차원 optical code division multiple access (OCDMA) 인코더/디코더를 제안하고, 설계 예시 및 수치해석을 통하여 실현 가능성을 확인하였다. 제안된 OCDMA 인코더/디코더의 칩 면적은 지연 도파로를 사용하는 기존 OCDMA 인코더/디코더에 비하여 1/3 정도로 줄어든다. 제안된 소자의 성능을 모델링하기 위하여 고속 푸리에 변환(fast Fourier transform, FFT) 및 전달 행렬 기법을 사용하였다. 정확한 코드로 디코딩된 펄스의 중심에서 자기상관 피크 값은 어긋난 파장 호핑 코드 및 스펙트럼 위상 코드로 디코딩된 경우의 최대 교차상관 레벨에 비하여 3배 이상으로 관측되었다. 이를 통하여 forward error correction (FEC) 한계에 해당하는 10^-3 이하의 비트 에러 오율을 얻을 수 있음을 알 수 있다.

• 방송공학회논문지
• /
• 제8권3호
• /
• pp.297-305
• /
• 2003

본 논문에서는 저비트율 부호화에 적합한 웨이블릿 기반의 고속 움직임 예측 기법을 제안한다. 제안한 논문에서는 웨이블릿 계수의 차이를 기반으로 한 중요 블록(significant block : SB) 정보를 사용하여 움직임이 존재하는 블록에 대해 선택적으로 움직임 예측함으로써 움직임 벡터의 수가 증가하는 MRME(multiresolution motion estimation)의 단점을 보완할 수 있었다. 또한 웨이블릿 변환의 특성 중 하나인 해상도 분할 특성을 이용하여 quarter-band까지 움직임을 예측하게 되고, 이에 대한 보간작업으로 영상을 재구성한다. 선택적 움직임 추정과 움직임 보상된 quarter-band의 보간작업을 통해 고주파 부대역에서 존재할 수 있는 예측 오차를 줄일 수 있었으며, 동시에 계산량도 감소시킬 수 있었다. 제안된 기법은 기존의 기법과 비교하여 약 70% 이상의 계산량을 감소시킬 수 있었으며, 영상의 화질 면에서도 0.1 ∼ 1.2dB 정도 향상되어 거의 대등한 PSNR을 유지하는 것을 모의 실험을 통하여 확인하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 추계학술대회
• /
• pp.223-226
• /
• 2013

정확한 움직임 추정 기술은 원본과 가장 유사한 영상의 복원에 효과적이고 압축률에도 중요한 영향을 미친다. 하지만 기존의 전역 탐색 (Full Search) 알고리듬과 Sum of Absolute Difference (SAD)라는 정합 오차 기준은 연산량이 높고 하드웨어 구현시 비효율적이다. 이를 보완하기 위한 1비트 변환 알고리듬은 움직임 벡터의 변화량을 0과 1의 연산으로 나타내는데, 이 알고리듬은 움직임이 많아 픽셀 값의 변화가 심한 블록의 변화량도 0과 1로만 표현한다. 그렇기 때문에 정확한 움직임이 반영되지 않고 그로 인해 낮은 Peak Siganl to Noise Ratio (PSNR)을 가져온다. 이 점을 개선하고자 본 논문에서는 참조블록들의 움직임 벡터를 파악하고 분류하여 선택적으로 움직임의 변화량이 큰 영역은 전역 탐색 알고리듬을, 움직임이 작거나 없는 영역은 1비트 연산을 수행하도록 하여 기존의 알고리듬과 비교하여 Peak Siganl to Noise Ratio (PSNR)측면에서 우수한 성능을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.179-183
• /
• 2007

본 논문은 Xilinx의 System Generator를 이용하여 저전력용 FSK 수신기를 구현하기 위한 논문이다. 심볼을 검출하기 위해서 16점 FFT를 사용하며, 저전력 효율을 증대하고 신뢰성을 높이기 위해 디지털로 설계한다. 수신기는 1 비트 데이터 처리를 하며 데이터 속도는 10kbps이다. 또한 FFT를 계산할 때 복소 승산을 피하기 위해 CORDIC 알고리듬을 사용하였으며 회전인자에 의한 승산을 회전기로 대체하였다. 수신기의 설계와 시뮬레이션은 먼저 Simulink로 수행하고, FPGA를 구현하기 위해 Xilinx의 System Generator를 사용하여 하드웨어 모델로 변환되며 성능이 확인된다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제8권11호
• /
• pp.4087-4102
• /
• 2014

Two-way relaying is an effective way of improving system spectral efficiency by making use of physical layer network coding. However, energy efficiency in OFDM-based bidirectional relaying with asymmetric traffic requirement has not been investigated. In this study, we focused on subcarrier transmission mode selection, bit loading, and power allocation in a multicarrier single amplified-and-forward relay system. In this scheme, each subcarrier can operate in two transmission modes: one-way relaying and two-way relaying. The problem is formulated as a mixed integer programming problem. We adopt a structural approximation optimization method that first decouples the original problem into two suboptimal problems with fixed subcarrier subsets and then finds the optimal subcarrier assignment subsets. Although the suboptimal problems are nonconvex, the results obtained for a single-tone system are used to transform them to convex problems. To find the optimal subcarrier assignment subsets, an iterative algorithm based on subcarrier ranking and matching is developed. Simulation results show that the proposed method can improve system performance compared with conventional methods. Some interesting insights are also obtained via simulation.

• 한국정보통신학회논문지
• /
• 제12권8호
• /
• pp.1488-1494
• /
• 2008

본 논문은 대역폭에 제약을 받지 않는 우주 통신용에 사용할 목적으로 도플러에 강인한 저 전력 비동기 FSK 수신기를 FPGA로 구현한 논문이다. 사용한 비동기 FSK 수신기는 심볼 검출을 하기 위해 16점 FFT를 이용하며 데이터의 주 속도는 10kbps이고 도플러에 강인하고 전력 효율과 신뢰성을 얻기 위해 디지털 회로로 설계된다. 또한 CORDIC 알고리듬을 이용하여 FFT 연산 시 사용되는 복소 승산을 가산기 및 천이기로 대체하여 저전력화 하였다. 설계 시스템의 검증을 하기 위해 먼저 Simulink로 시뮬레이션 하여 성능을 확인하고Xilinx사의 System Generator를 이용하여 FPGA 구현하여 성능을 비교 검증하였다. 결과적으로 Simulink 결과와 FPGA 구현 결과가 표6과 표7에 의해 잘 일치함을 확인하였다.