• 한국재료학회지
• /
• 제10권3호
• /
• pp.199-203
• /
• 2000

세라믹 타겟인 Ta$_2$O(sub)5을 장착한 rf-마그네트론 스퍼터를 이용하여 Ta$_2$O(sub)5 완충층을 증착하고, Sr(sub)0.8Bi(sub)2.4Ta$_2$O(sbu)9 용액을 사용하여 MOD 법에 의해 SBT 막을 성장시킨 metal/ferroelectric/insulator/semiconductor (MFIS) 구조인 Pt/SBT/Ta$_2$O(sub)5/Si 구조의 Ta$_2$O(sub)5 완충층 증착시의 $O_2$유량비, Ta$_2$O(sub)5 완충층 두께에 따른 전기적 특성을 조사하였다. 그리고 Ta$_2$O(sub)5 박막의 완충층으로써의 효과를 확인하기 위해 Pt/SBT/Ta$_2$O(sub)5/Si 구조와 Pt/SBT/Si 구조의 전기적 특성을 비교하였다. Ta$_2$O(sub)5 완충층 증착시의 $O_2$유량비가 0%일 때는 전형적인 MFIS 구조의 C-V 특성을 얻지 못하였으며, 20%의 $O_2$유량비일 때 가장 큰 메모리 윈도우 값을 얻었다. 그리고 $O_2$유량비가 40%, 60%로 증가할수록 메모리 윈도우는 감소하였다. Ta$_2$O(sub)5 완충층의 두께의 변화에 대한 C-V 특성에서는 36nm의 Ta$_2$O(sub)5 두께에서 가장 큰 메모리 값을 얻었다. Pt/SBT/Si 구조의 메모리 윈도우 값과 누설전류 특성은 Pt/SBT/Ta$_2$O(sub)5/Si 구조의 값에 비해 크게 떨어졌으며, 따라서 Ta$_2$O(sub)5 막이 우수한 완충층으로써의 역할을 함을 알았다.

• Applied Microscopy
• /
• 제38권4호
• /
• pp.279-284
• /
• 2008

상변화 메모리 재료로 사용 가능한 In-Sb-Te (IST) 박막을 RF 마그네트론 스퍼터링법을 사용하여 증착한 후 열처리를 통해 온도에 따른 결정화 거동 및 미세구조를 투과전자현미경(TEM)을 통해 분석하였다. IST 박막은 as-dep 상태에서 비정질상으로 존재하였으며, 열처리 온도에 따라 결정상인 InSb, $In_3SbTe_2$, InTe으로 상변화가 일어났다. 이러한 상변화는 기존의 삼원계 상태도와 다른 비평형 상태에서의 상변태가 이루어짐을 확인할 수 있다. 상변화 과정 중 박막의 두께가 무질서하게 배열되었던 비정질상에서 규칙적인 배열을 갖는 결정질상으로 변할수록 감소하는 경향을 확인하였다. 또한 각각의 결정립의 크기도 온도가 증가할수록 증가하는 것을 관찰하였다. 특히, $350^{\circ}C$ 열처리한 박막의 InSb 상은 비정질 상태에서 표면에너지가 가장 낮은 {111}면을 따라 facet을 이루며 결정화가 이루어졌다. 온도가 증가함에 따라 $In_3SbTe_2$로 상변화가 일어났는데, $400^{\circ}C$ 열처리한 시편의 경우 미소영역에서 마이크로 트윈들이 관찰되었다. 이 면결함은 {111}면을 따라 양쪽의 격자점들이 일치하는 정합 쌍정립계를 이루고 있었으며, $450^{\circ}C$에서 동일영역을 관찰해 본 결과 쌍정 결함들이 치유되어 {111} facet 면을 이루고 있는 것을 확인하였다. 또한 비교적 작은 영역에서 상분리가 일어난 InTe 상도 관찰하였다. InTe 상의 경우 포정반응 온도인 $555^{\circ}C$보다 낮은 온도에서 관찰되었는데, InTe의 (002)면과 $In_3SbTe_2$의 (111)면이 비슷한 면간거리를 가지고 있음을 확인하였다. 추가적으로 $500^{\circ}C$ 이상의 온도에서 이들의 결정학적 관계에 따른 상변화 과정에 연구가 수행되어야 할 것으로 생각된다.

• 한국세라믹학회지
• /
• 제39권12호
• /
• pp.1128-1132
• /
• 2002

MFS-FET(Metal-Ferroelectric-Semiconductor Field Effect Transistor) 구조의 비휘발성 기억소자용 $ReMnO_3$(Re:Y, Ho, Er) 박막을 금속 유기 화학 기상 증착법(MOCVD)으로 증착하였다. $ReMnO_3$ 박막을 Si(100) 기판 위에 700${\circ}C$-2시간 증착 시켜 결정화를 위해 대기 중에서 900${\circ}C$-1시간 열처리 시 육방정계(hexagonal) 단일상의 $ReMnO_3$ 박막을 형성하였다. 육방정계 단일상 구조에서 $ReMnO_3$ 박막의 강유전 특성은 c-축 배향성에 의존하였으며, c-축 배향성이 우수한 $YMnO_3$ 박막의 잔류 분극(Pr) 값은 105 nC/$cm^2$로 가장 우수하였다. 또한 누설 전류 밀도(leakage current density) 값은 미세구조의 결정립 크기에 의존하였으며, 결정립 크기가 100∼150 nm인 $YMnO_3$ 박막의 누설 전류 밀도 값은 인가전압 0.5 V에서 $10^{-8}$ A/$cm^2$을 나타내었다.

• 한국정보전자통신기술학회논문지
• /
• 제17권4호
• /
• pp.266-274
• /
• 2024

본 논문에서는 아날로그 회로 트리밍과 보정 (calibration) 등에 필요한 데이터를 저장하는 비휘발성 메모리인 저면적 32bit PF (Poly-Fuse) OTP IP를 설계하였다. 한 개의 선택 트랜지스터에 2개의 PF를 사용하여 하나의 OTP 셀을 구성하므로 2 비트의 데이터를 프로그램할 수 있는 1셀-2비트의 multibit PF OTP 셀을 제안하였다. 제안된 1셀-2비트 PF OTP 셀의 bitcell 사이즈는 12.69㎛ × 3.48㎛ (=44.161㎛2)의 1/2로 기존 PF OTP 셀의 bitcell 사이즈에 비해 셀 면적을 33% 줄였다. 한편 본 논문에서는 제안된 multbit 셀의 동작에 맞도록 1행 × 32열 셀 어레이 회로와 코어 회로 (WL 구동회로, BL 구동회로, BL 스위치 회로와 DL sense amplifier 회로)를 새롭게 제안하였다. 제안된 multibit 셀을 사용한 32bit OTP IP의 레이아웃 사이즈는 238.47㎛ × 156.52㎛ (=0.0373㎛2)으로 기존 single bitcell을 이용한 32bit PF OTP IP 사이즈인 386.87㎛ × 144.87㎛ (=0.056㎛2)에 비해 면적을 33% 정도 줄였다. 10년의 data retention 시간을 고려하여 설계된 32bit PF OTP IP는 detection read 모드와 read 모드에 서 프로그램된 PF의 최소 센싱 저항은 테스트 칩의 post-layout 모의실험 결과 각각 10.5㏀과 5.3㏀으로 설계하였다.