• 제목/요약/키워드: NUCA

검색결과 3건 처리시간 0.017초

Exploiting Static Non-Uniform Cache Architectures for Hard Real-Time Computing

  • Ding, Yiqiang;Zhang, Wei
    • Journal of Computing Science and Engineering
    • /
    • 제9권4호
    • /
    • pp.177-189
    • /
    • 2015
  • High-performance processors using Non-Uniform Cache Architecture (NUCA) are increasingly used to deal with the growing wire delays in multicore/manycore processors. Due to the convergence of high-performance computing with embedded computing, NUCA caches are expected to benefit high-end embedded systems as well. However, for real-time systems that use multicore processors with NUCA caches, it is crucial to bound worst-case execution time (WCET) accurately and safely. In this paper, we developed a WCET analysis approach by considering the effect of static NUCA caches on WCET. We compared the WCET in real-time applications with different topologies of static NUCA caches. Our experimental results demonstrated that the static NUCA cache could improve the worst-case performance of realtime applications using multicore processor compared to the cache with uniform access time.

한국형 원전 격납건물의 비선형해석에 관한 연구 (A Study on the Nonlinear Analysis of Containment Building in Korea Standard Nuclear Power Plant)

  • 이홍표;전영선;이상진
    • 한국전산구조공학회논문집
    • /
    • 제20권3호
    • /
    • pp.353-364
    • /
    • 2007
  • 이 논문에서는 원전 격납건물의 극한내압능력 및 파괴모드 평가를 위해 개발된 비선형 유한요소해석 프로그램 NUCAS 코드에 대하여 기술하였다. NUCAS는 미시적인 재료모델을 도입한 퇴화 쉘 요소와 탄소성 재료모델을 도입한 저차고체요소로 구성되어 있고, 퇴화 쉘 요소와 저차고체요소는 유한요소에서 발생할 수 있는 강성과대(overstiffness) 및 묶임현상(locking phenomenon)을 방지하기 위해서 각각 가변형도법(assumed strain method)과 개선된 가변형도법(enhanced assumed strain method)을 적용하였다. 개발된 NUCAS코드의 성능을 검증하기 위해서 다양한 철근콘크리트 구조물의 벤치마크 테스트를 수행하였고, 그 결과로부터 이 논문에서 개발한 유한요소해석 프로그램의 해석결과는 실험결과와 잘 일치하였다.

칩 멀티 프로세서 구조에서 온칩 유휴 캐시의 효과적인 활용 방안 (Efficient On-Chip Idle Cache Utilization Technique in Chip Multi-Processor Architecture)

  • 곽종욱
    • 한국컴퓨터정보학회논문지
    • /
    • 제18권10호
    • /
    • pp.13-21
    • /
    • 2013
  • 최근 들어 칩 멀티 프로세서 상의 코어 개수는 지속적으로 증가하는데 반해, 이를 효율적으로 뒷받침하기 위한 멀티 프로그래밍 혹은 멀티 쓰레딩 기법은 부족한 실정이다. 이로 인해 실제 작업을 수행하지 않는 유휴 코어가 발생하였고, 해당 코어가 소유한 자원들 중 개별 캐시 부분은 유휴 캐시로 낭비되었다. 본 논문에서는 유휴 개별 캐시의 발생이 불가피함을 인지함과 동시에 그것을 칩 내 메모리 공간으로써 효율적으로 활용할 수 있는 기법을 제안한다. 제안된 기법은 유휴 캐시를 희생 캐시로 활용하는 방법이며, 이를 위해 요구되는 새로운 시스템 구성 및 캐시 일관성 프로토콜의 세부 동작을 소개한다. 본 논문에서 제시된 기법은 유휴 캐시를 사용하지 않을 때와 비교하여 4-코어 및 16-코어 기반 칩 멀티 프로세서 환경에서 각각 19.4%와 10.2%의 IPC 향상을 가져왔다.