DOI QR코드

DOI QR Code

Efficient On-Chip Idle Cache Utilization Technique in Chip Multi-Processor Architecture

칩 멀티 프로세서 구조에서 온칩 유휴 캐시의 효과적인 활용 방안

  • 곽종욱 (영남대학교 컴퓨터공학과)
  • Received : 2013.06.04
  • Accepted : 2013.07.29
  • Published : 2013.10.31

Abstract

Recently, although the number of cores on a chip multi-processor increases, multi-programming or multi-threaded programming techniques to utilize the whole cores are still insufficient. Therefore, there inevitably exist some idle cores which are not working. This results in a waste of the caches, so-called idle caches which are dedicated to those idle cores. In this research, we propose amethodology to exploit idle caches effectively as victimcaches of on-chip memory resource. In simulation results, we have achieved 19.4%and 10.2%IPC improvement in 4-core and 16-core respectively, compared to previous technique.

최근 들어 칩 멀티 프로세서 상의 코어 개수는 지속적으로 증가하는데 반해, 이를 효율적으로 뒷받침하기 위한 멀티 프로그래밍 혹은 멀티 쓰레딩 기법은 부족한 실정이다. 이로 인해 실제 작업을 수행하지 않는 유휴 코어가 발생하였고, 해당 코어가 소유한 자원들 중 개별 캐시 부분은 유휴 캐시로 낭비되었다. 본 논문에서는 유휴 개별 캐시의 발생이 불가피함을 인지함과 동시에 그것을 칩 내 메모리 공간으로써 효율적으로 활용할 수 있는 기법을 제안한다. 제안된 기법은 유휴 캐시를 희생 캐시로 활용하는 방법이며, 이를 위해 요구되는 새로운 시스템 구성 및 캐시 일관성 프로토콜의 세부 동작을 소개한다. 본 논문에서 제시된 기법은 유휴 캐시를 사용하지 않을 때와 비교하여 4-코어 및 16-코어 기반 칩 멀티 프로세서 환경에서 각각 19.4%와 10.2%의 IPC 향상을 가져왔다.

Keywords

References

  1. Intel Corporation. "TeraFlops Research Chip", 2007.
  2. S. Borkar, "Thousand Core Chips-A Technology Perspective", pp. 746-749, In Proc of DAC. 2007.
  3. D. Choffines,M. Astley andM.Ward "Migration policies for multi-core fair-share scheduling", ACMSIGOPS OS Review, Vol. 42, Iss. 1, 2008
  4. B. M. Beckmann et al., "ASR: Adaptive Selective Replication for CMP Caches", pp. 443-454, In Proc of MICRO 2006.
  5. Z. Chishti et al., "Optimizing replication, communication and capacity allocation in CMPs", 32nd ISCA, pp. 357-368, 2005.
  6. Jichuan, Chang et al., "Cooperative Caching for Chip Multiprocessors", pp. 264-276, ISCA. 2006.
  7. C. Kim, D. Burger, "An adaptive, non-uniformcache structure for wire-delay dominated on-chip caches", pp. 211-222, ASPLOS-X. 2002.
  8. J. Huh, et al., "A NUCA Substrate for Flexible CMP Cache Sharing", Trans. Parallel Distrib. Syst, pp. 1028-1040, vol.18, no.8. 2007. https://doi.org/10.1109/TPDS.2007.1091
  9. H. Dybdahl et al., "An Adaptive Shared/Private NUCA Cache Partitioning Scheme for ChipMultiprocessors", pp. 2-12, In Proc of HPCA 2007.
  10. M., Zhang and K., Asanovic, "Victim replication: Maximizing capacity while hiding wire delay in tiled CMPs", pp. 336-345, In Proc of 32nd ISCA, 2005.
  11. N., Jouppi, "Improving direct-mapped cache performance by the addition of a small fully-associative cache and prefetch buffers", pp. 364-373, In Proc of ISCA, 1990.
  12. W. Qin and S.Malik, "Flexible and FormalModeling of Microprocessors with Application to Retargetable Simulation", pp. 10556, In Proc of DATE 2003.