• 전자공학회논문지B
• /
• 제31B권3호
• /
• pp.60-68
• /
• 1994

In this paper, the multiplicative algorithm of two polynomials over finite field GF(($p^{m}$) is presented. Using the presented algorithm, the multiple-valued multiplier of the serial input-output modular structure by CCD is constructed. This multiple-valued multiplier on CCD is consisted of three operation units: the multiplicative operation unit, the modular operation unit, and the primitive irreducible polynomial operation unit. The multiplicative operation unit and the primitive irreducible operation unit are composed of the overflow gate, the inhibit gate and mod(p) adder on CCD. The modular operation unit is constructed by two mod(p) adders which are composed of the addition gate, overflow gate and the inhibit gate on CCD. The multiple-valued multiplier on CCD presented here, is simple and regular for wire routing and possesses the property of modularity. Also. it is expansible for the multiplication of two elements on finite field increasing the degree mand suitable for VLSI implementation.

• 전자공학회논문지B
• /
• 제31B권4호
• /
• pp.55-61
• /
• 1994

The multiple valued logic(MVL) circuit with ROM type using current mode CMOS is presented in this paper. This circuit is composed of the multiple valued-to-binary(MV/B) decoder and the selection circuit. The MV/B decoder decodes the single input multiple valued signal to N binary signal, and the selection circuits is composed N$\times$N array of the selecion cells with ROM types. The selection cell is realized with the current mirror circuits and the inhibit circuits. The presented circuit is suitable for designing the circuit of MVL functions with independent variables, and reduces the number of selection cells for designing the circuit of symmetric MVL functions as many as {($N^2$-N)/2}+N. This circuit possess features of simplicity. expansibility for array and regularity, modularity for the wire routing. Also, it is suitable for VLSI implementation.

• 대한전자공학회논문지
• /
• 제20권5호
• /
• pp.1-7
• /
• 1983

일반적으로 다치론리는 Modulo-M의 수 체계를 기초로 한다. 이 논문에서는 다치의 치의 요소를 서로 배타적인 상태를 나타내는 기호하여 집합의 방식으로 다치 논리를 설정하고, 기호 다치 논리극교와 그 변화를 정의하였으며, 그 성질을 정리, 증명하였다. 또, 경산외 변화에 의한 기회 다치 논리극교의 MacLaurin 전개와 Taylor 전개 방법을 제안하고 증명하였다.

• 한국지능시스템학회논문지
• /
• 제19권1호
• /
• pp.13-18
• /
• 2009

인간의 감성은 애매하고 외부로 부터의 자극에 따라 다양하게 변화한다. Plutchik은 기본적인 패턴을 8가지 행동 패턴으로 분류한 감성 모델을 제시하고, 또 순수감성의 조합으로부터 혼합 감성을 추론하였다. 본 논문에서는 다치 논리함수의 차분 성질을 이용한 다치 논리 오토마타 모델을 이용하여 Plutchik의 감성 모델을 처리할 수 있는 방법을 제안한다. 여기서 제안된 감성처리 모델은 감성 데이터 해석과 처리에 널리 활용될 수 있을 것이다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.1274-1276
• /
• 1993

We have designed a multiple-valued fuzzy Approximate Analogical-Reseaning system (AARS). The system uses a similarity measure of fuzzy sets and a threshold of similarity ST to determine whether a rule should be fired, with a Modification Function inferred from the Similarity Measure to deduce a consequent. Multiple-valued basic fuzzy blocks are used to construct the system. A description of the system is presented to illustrate the operation of the schema. The results of simulations show that the system can perform about 3.5 x 106 inferences per second. Finally, we compare the system with Yamakawa's chip which is based on the Compositional Rule of Inference (CRI) with Mamdani's implication.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.22-32
• /
• 2004

본 논문에서는 Honghai Jiang에 의해 제안된 OVAG(Output value array graphs)를 기초로 MOVAG(Multi output value array graphs)를 이용한 다치논리함수의 구성방법을 제안하였다. D.M.Miller에 의해 제안된 MDD(Multiple-valued Decision Diagram)는 주어진 다변수의 함수에서 회로 설계까지 많은 처리시간과 노력이 요구되므로 본 논문에서는 MDD의 단점을 보완하여 데이터 처리시간의 단축과 적은 복잡도를 갖도록 MOVAG를 설계하였다. 또한 MOVAG의 구성 알고리즘과 입력행렬선정 알고리즘을 제안하고 T-gate를 사용하여 다치 논리 회로를 설계, 모의 실험을 통해 그 결과를 검증하였다.

• 융합신호처리학회논문지
• /
• 제6권3호
• /
• pp.134-142
• /
• 2005

전류모드 CMOS 회로기반 다치 논리 회로가 최근에 구현되고 있다. 본 논문에서는 4-치 Unary 다치 논리 함수를 전류모드 CMOS 논리 회로를 사용하여 합성하였다. 전류모드 CMOS(CMCL)회로의 덧셈은 각 전류 값들이 회로비용 없이 수행될 수 있고 또한 부의 논리 값은 전류흐름을 반대로 함으로써 쉽게 구현이 가능 하다. 이러한 CMCL 회로 설계과정은 논리적으로 조합된 기본 소자들을 사용하였다. 제안된 알고리듬을 적용한 결과 트랜지스터의 숫자를 고려하는 기존의 기법보다 더욱 적은 비용으로 구현할 수 있었다. 또한 비용-테이블 기법의 대안으로써 Unary 함수에 대해서 범용 UUPC(Universal Unary Programmable Circuit) 소자를 제안하였다.

• 한국통신학회논문지
• /
• 제14권5호
• /
• pp.503-510
• /
• 1989

본 논문에서는 조합 다치논리 회로를 구성하는 이론을 제시하였다. 먼저 조합 다치논리 회로구성은 입력되는 변수를 기준으로 하여 셀을 구성한 후 이를 확장하여 일반적인 경우에 까지 적용하도록 하였으므로 구성절차가 단순하고 규칙적이다. 본 논문에서 제시한 다치논리 회로구성이론은 규칙성, 간단성, 모듈성의 특징을 가지며, 특히 다치논리 회로에 입력되는 변수가 증가되는 경우 다치논리 회로 구성은 확장성을 갖는다.

• 전기전자학회논문지
• /
• 제1권1호
• /
• pp.111-119
• /
• 1997

본 논문에서는 최근의 디지탈논리시스템의 함수구성시에 도입되고 있는 그래프이론에 바탕을 둔 결정도로부터 새로운 형태의 데이터구조 형태인 에지값 결정도를 추출하는 알고리즘의 한가지 방법을 제안하였다. 그리고 이를 기초로 임의의 m치 n변수의 축약된 함수구성을 도출하는 방법에 대해 논의하였다. 제안한 다치논리함수구성방법은 도식적이며 규칙적이고 정규성을 내포하고 있다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제2권3호
• /
• pp.215-220
• /
• 2002

This paper proposes a method to apply the Backpropagation(BP) algorithm of MVL(Multi-Valued Logic) Neural Network to pattern recognition. It extracts the property of an object density about an original pattern necessary for pattern processing and makes the property of the object density mapped to MVL. In addition, because it team the pattern by using multiple valued logic, it can reduce time f3r pattern and space fer memory to a minimum. There is, however, a demerit that existed MVL cannot adapt the change of circumstance. Through changing input into MVL function, not direct input of an existed Multiple pattern, and making it each variable loam by neural network after calculating each variable into liter function. Error has been reduced and convergence speed has become fast.