• 제목/요약/키워드: Multi-stage operation

검색결과 174건 처리시간 0.029초

고속 동기 처리를 위한 Binary CDMA 시스템 코릴레이터 설계에 관한 연구 (A Study on Binary CDMA System Correlator Design for High-Speed Acquisition Processing)

  • 이선근;정우열
    • 한국컴퓨터정보학회논문지
    • /
    • 제12권1호
    • /
    • pp.155-160
    • /
    • 2007
  • 고속 데이터 전송에 적합한 Multi-Code CDMA 시스템은 출력이 Multi-Level이 됨으로써 출력신호의 복잡성과 출력단에 선형적인 증폭기를 사용하므로 고가, 고복잡성 등의 단점을 가진다. 이러한 단점을 보완하고자 기존 CDMA 기술에 기반을 둔 Binary CDMA 기술이 제안되었다. Binary CDMA 시스템에서 고속 데이터 연산 시 병목현상이 발생되는 코릴레이터는 동기획득시 매우 중요한 파라미터이다. 기존의 코릴레이터는 전력소모가 작다는 장점이 있지만 코릴레이션의 값을 얻기 위해 여러단의 가산을 거쳐야 하므로 연산량이 많아 처리 속도가 낮은 단점을 가지고 있다. 그러므로 본 논문은 Binary CDMA 시스템에서 고속의 데이터를 처리할 수 있으며 데이터 량이 증가하더라도 칩 면적이 독립적이며 전력소모가 일정한 구조를 가지는 코릴레이터를 제안하였다.

  • PDF

발전용댐 이수능력 평가 연구 (III): 한강수계 발전용댐 가뭄단계별 운영기준 개발 및 효과 분석 (Evaluation of hydropower dam water supply capacity (III): development and application of drought operation rule for hydropower dams in Han river)

  • 정기문;강두선;김태순
    • 한국수자원학회논문집
    • /
    • 제55권7호
    • /
    • pp.531-543
    • /
    • 2022
  • 최근 국내에서는 수량, 수질 등 기후변화로 인한 다양한 수자원 문제에 효율적으로 대응하기 위한 통합물관리 체계가 점차 고도화되고 있으며, 특히 친환경적인 관점에서 이미 개발된 수자원시설물의 탄력적인 활용 방안이 주목받고 있다. 이처럼 용수를 사전에 확보하고, 적시에 공급하기 위한 대표적인 수자원 관리 시설로 다목적댐, 용수전용댐 등이 가장 잘 알려져 있으나, 지난 2021년 '한강수계 발전용댐 다목적 활용 협약'을 기점으로 발전용댐 또한 기존의 수력발전 용도를 넘어 수자원 관리 기여도가 한층 높아지게 되었다. 댐에서는 가뭄 발생시 구체적인 가뭄단계 파악 및 용수공급량 조절을 통해 용수공급을 조절해야 한다. 이미 다목적댐 및 용수전용댐의 경우 가뭄대응을 위한 용수공급 운영기준이 마련되어 적용 중에 있으나, 최근에 다목적 활용이 추진된 발전용댐의 경우 구체적인 관련 기준이 마련되어 있지 않은 실정이다. 본 연구에서는 기존 다목적댐 및 용수전용댐 운영기준을 참고하여, 발전용댐의 가뭄단계별 기준저수량 산정 방안 및 용수공급 조정 방안 등을 제시하였다. 제시된 방법은 국내 대부분의 발전용댐이 위치한 한강수계 발전용댐을 대상으로 적용하였으며, 지난 2014~2017년 발생한 가뭄사례를 바탕으로 그 적용 효과를 분석한 결과, 대상 발전용댐의 용수공급 안정성이 개선되는 효과를 확인하였다. 수자원의 효율적인 이용을 위한 발전용댐의 역할은 점차 중요해질 것으로 예상되며, 본 연구 결과는 발전용댐을 활용한 용수공급 관련 연구에 폭넓게 활용될 수 있을 것으로 기대된다.

Open Source Cloud Computing: An Experience Case of Geo-based Image Handling in Amazon Web Services

  • Lee, Ki-Won
    • 대한원격탐사학회지
    • /
    • 제28권3호
    • /
    • pp.337-346
    • /
    • 2012
  • In the view from most application system developers and users, cloud computing becomes popular in recent years and is still evolving. But in fact it is not easy to reach at the level of actual operations. Despite, it is known that the cloud in the practical stage provides a new pattern for deploying a geo-spatial application. However, domestically geo-spatial application implementation and operation based on this concept or scheme is on the beginning stage. It is the motivation of this works. Although this study is an introductory level, a simple and practical processed result was presented. This study was carried out on Amazon web services platform, as infrastructure as a service in the geo-spatial areas. Under this environment, cloud instance, a web and mobile system being previously implemented in the multi-layered structure for geo-spatial open sources of database and application server, was generated. Judging from this example, it is highly possible that cloud services with the functions of geo-processing service and large volume data handling are the crucial point, leading a new business model for civilian remote sensing application and geo-spatial enterprise industry. The further works to extend geo-spatial applications in cloud computing paradigm are left.

Pt 나노입자가 분산된 SiO2 박막의 저항-정전용량 관계 (Relation between Resistance and Capacitance in Atomically Dispersed Pt-SiO2 Thin Films for Multilevel Resistance Switching Memory)

  • 최병준
    • 한국재료학회지
    • /
    • 제25권9호
    • /
    • pp.429-434
    • /
    • 2015
  • Resistance switching memory cells were fabricated using atomically dispersed Pt-$SiO_2$ thin film prepared via RF co-sputtering. The memory cell can switch between a low-resistance-state and a high-resistance-state reversibly and reproducibly through applying alternate voltage polarities. Percolated conducting paths are the origin of the low-resistance-state, while trapping electrons in the negative U-center in the Pt-$SiO_2$ interface cause the high-resistance-state. Intermediate resistance-states are obtained through controlling the compliance current, which can be applied to multi-level operation for high memory density. It is found that the resistance value is related to the capacitance of the memory cell: a 265-fold increase in resistance induces a 2.68-fold increase in capacitance. The exponential growth model of the conducting paths can explain the quantitative relationship of resistance-capacitance. The model states that the conducting path generated in the early stage requires a larger area than that generated in the last stage, which results in a larger decrease in the capacitance.

고속 데이터 변환을 위한 ADC에 관한 연구 (A Study on the ADC for High Speed Data Conversion)

  • 김선엽;박형근
    • 한국산학기술학회논문지
    • /
    • 제8권3호
    • /
    • pp.460-465
    • /
    • 2007
  • 본 논문에서는 고해상도와 고속의 데이터 변환율을 위해 다중의 S/H 구조를 갖는 파이프라인 A/D 변환기를 제안하였다. 해상도와 동작속도를 개선하기 위하여 샘플링 시간을 증가시키는 구조를 제안하였고, 동작특성을 확인하기위하여 두 개의 S/H 단을 갖는 20MS/s 파이프라인 A/D 컨버터론 설계하였다. 시뮬레이션 결과 INL과 DNL은 각각 $0.52LSB{\sim}0.63LSB$와 0.53LSB와 0.56LSB를 갖음을 보였고, 또한 설계된 아날로그와 디지털 컨버터의 43dB의 SNR과 18.5mW의 전력소비를 갖음을 확인하였다.

  • PDF

Development of Multi Forming Product Progressive Die for STS 304 Marine Part Sheet Metal (Part 1)

  • Sim, Sung-Bo;Sung, Yul-Min;Song, Young-Seok
    • 한국해양공학회:학술대회논문집
    • /
    • 한국해양공학회 2000년도 춘계학술대회 논문집
    • /
    • pp.46-50
    • /
    • 2000
  • The progressive die are multiple operations performed by means of a die having above two stages, on the each of stages performs a different operation as the sheet metal passes through the die hole. In the field of design and making tool for press working, the progressive die for sheet metal (STS 304, thickness : 0.5mm) is a specific division. In order to prevent the defects, the optimum design of the production part, strip layout, die design, die making and tryout etc. are necessary. They require analysis of many kinds of important factors, I. e. theory and practice of metal press working and its phenomena, die structure, machining condition for die making, die materials, heat treatment of die components, know-how and so on. In this study, we designed and constructed a progressive die of multi-stage and performed try out. Out of these processes the die development could be taken for advance. Especially the result of tryout and its analysis become the characteristics of this paper (part 1 and part 2) that nothing might be ever seen before such as this type of research method on all the processes. In the part 1 of this study we treated die design mostly.

  • PDF

Hard-landing Simulation by a Hierarchical Aircraft Landing Model and an Extended Inertia Relief Technique

  • Lee, Kyu Beom;Jeong, Seon Ho;Cho, Jin Yeon;Kim, Jeong Ho;Park, Chan Yik
    • International Journal of Aeronautical and Space Sciences
    • /
    • 제16권3호
    • /
    • pp.394-406
    • /
    • 2015
  • In this work, an efficient aircraft landing simulation strategy is proposed to develop an efficient and reliable hard-landing monitoring procedure. Landing stage is the most dangerous moment during operation cycle of aircraft and it may cause structural damage when hard-landing occurs. Therefore, the occurrence of hard-landing should be reported accurately to guarantee the structural integrity of aircraft. In order to accurately determine whether hard-landing occurs or not from given landing conditions, full nonlinear structural dynamic simulation can be performed, but this approach is highly time-consuming. Thus, a more efficient approach for aircraft landing simulation which uses a hierarchical aircraft landing model and an extended inertia relief technique is proposed. The proposed aircraft landing model is composed of a multi-body dynamics model equipped with landing gear and tire models to extract the impact force and inertia force at touch-down and a linear dynamic structural model with an extended inertia relief method to analyze the structural response subject to the prescribed rigid body motion and the forces extracted from the multi-body dynamics model. The numerical examples show the efficiency and practical advantages of the proposed landing model as an essential component of aircraft hard-landing monitoring procedure.

Design Strategy for Residential Complex based on Landscape Urbanism

  • Choi, Jae-Hyun
    • International Journal of Advanced Culture Technology
    • /
    • 제9권1호
    • /
    • pp.121-128
    • /
    • 2021
  • In this study, we aim to suggest direction for landscape design of residential complex in Korea by studying target areas to understand how landscape urbanism was applied to residential landscape design as it is the majority of landscape design in Korea and by closely examining design elements to be considered for design of residential complex based on landscape urbanism theory. For the purpose of the study, some of public multifamily housing complex were selected as target areas and a survey was first conducted to understand how landscape urbanism was applied to design of these target areas. Then, by analyzing the survey results, we identified which elements were of importance to designing of multifamily housing complexes in Korea and how practical design of landscape urbanism works. From this study, we concluded that landscape urbanism theory is not just about design strategies, but more of comprehensive design methodology covering both operation and management and that such theory can be appropriately applied to design of multi-housing complexes in Korea. We also discovered that in order to apply landscape urbanism in design stage for multi-housing complex, selecting which design strategy/words in the previous study is not what's important, but comprehensive understanding and interpretation of design languages is key.

비트라인 트래킹을 위한 replica 기술에 관한 연구 (Replica Technique regarding research for Bit-Line tracking)

  • 오세혁;정한울;정성욱
    • 전기전자학회논문지
    • /
    • 제20권2호
    • /
    • pp.167-170
    • /
    • 2016
  • 정적 램의 비트라인을 정밀하게 추적하는 감지증폭기의 enable 신호를 만들기 위해 replica bit-line 기술 (RBL)이 사용된다. 하지만, 공정으로 인한 문턱전압의 변화는 replica bit-line 회로에 흐르는 전류를 변화시키고 이는 감지증폭기의 enable 신호 생성 시간 ($T_{SAE}$)을 변화시키며, 결과적으로는 읽기 동작을 불안정하게 한다. 본 논문에서는 conventional replica bit-line delay ($RBL_{conv}$)구조 및 $T_{SAE}$ 변화를 감소시킬 수 있는 개선 구조인 dual replica bit-line delay (DRBD)구조와 multi-stage dual replica bit-line delay(MDRBD)구조를 소개하고, 14nm FinFET 공정, 동작전압 0.6V에서 각 기술들에 대한 읽기 성공률이 $6{\sigma}$를 만족하는 최대 on-cell 개수를 simulation을 통해 찾고 이때 각 구조에 대한 performance와 에너지를 비교했다. 그 결과, $RBL_{conv}$ 대비 DRBD와 MDRBD의 performance는 각각 24.4%와 48.3% 저하되고 에너지 소모는 각각 8%와 32.4% 감소된 것을 관찰하였다.

막 축전식 탈염 공정의 다단 적층 모듈을 통한 처리 용량 증대 및 이의 성능 연구 (Studies of Performance and Enlarged Capacity through Multi-stages Stacked Module in Membrane Capacitive Deionization Process)

  • 송예진;윤원섭;임지원
    • 멤브레인
    • /
    • 제27권5호
    • /
    • pp.449-457
    • /
    • 2017
  • 본 연구에서는 막 결합형 축전식 탈염공정의 단위셀의 단수를 늘려 적층된 10단 형태의 모듈을 설계하여 제작하였다. 아민기가 함유된 폴리설폰(APSf)과 술폰기가 함유된 폴리이서이서케톤(SPEEK)을 합성하였으며 캐스팅법으로 다공성 탄소전극에 코팅하여 제조하였다. 10단 모듈에 대하여 흡착전압 및 시간, 탈착전압 및 시간, 공급액의 유속과 농도 등의 운전 조건과 $CaSO_4$, $MgCl_2$ 등의 2가 이온 용액과 수도수에 대하여 염 제거효율을 측정하였다. 대표적으로 NaCl 100 mg/L의 공급액을 사용하였을 때, 유속 100 mL/min, 흡착조건 1.2 V/3 min, 탈착조건 -0.5 V/5 min에서 98.3%의 염 제거효율을 보였다.