• 디지털산업정보학회논문지
• /
• 제11권1호
• /
• pp.27-35
• /
• 2015

Increasing the number of GPU (Graphic Processor Unit) cores, the studies on High Performance Computing Platform using GPU have actively been made in recent. This trend has led to the development of GPGPU (General Purpose GPU) and CUDA (Compute Unified Device Architecture) Framework. In this paper, we explain the many benefits of the GPU based system, and propose the ICIDF(Identify Compute-Intensive Data set and Function) methodology to apply GPU technology to legacy military information system for performance improvement. To demonstrate the efficiency of this methodology, we applied this method to AES CPU based program obtained from the Internet web site. Simply changing the data structure made improved the performance of AES program. As a result, the performance of AES based GPU program is improved gradually up to 10 times. Depending on the developer's ability, additional performance improvement can be expected. The problem to be solved is heat issue, but this problem has been much improved by the development of the cooling technology.

• Journal of Computing Science and Engineering
• /
• 제6권1호
• /
• pp.12-25
• /
• 2012

For real-time systems it is important to obtain the accurate worst-case execution time (WCET). Furthermore, how to improve the WCET of applications that run on multicore processors is both significant and challenging as the WCET can be largely affected by the possible inter-core interferences in shared resources such as the shared L2 cache. In order to solve this problem, we propose an innovative approach that adopts a code positioning method to reduce the inter-core L2 cache interferences between the different real-time threads that adaptively run in a multi-core processor by using different strategies. The worst-case-oriented strategy is designed to decrease the worst-case WCET among these threads to as low as possible. The other two strategies aim at reducing the WCET of each thread to almost equal percentage or amount. Our experiments indicate that the proposed multicore-aware code positioning approaches, not only improve the worst-case performance of the real-time threads but also make good tradeoffs between efficiency and fairness for threads that run on multicore platforms.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권7호
• /
• pp.354-360
• /
• 2008

최신의 마이크로프로세서 설계에서는 전력 관련 문제들이 중요한 고려사항이 되었다. 온-칩(On-chip) 온도 상승은 이와 관련하여 중요한 요소로 부각되었다. 이를 적절하게 처리하지 않을 경우 냉각 비용과 칩 신뢰성에 부정적인 결과를 초래한다. 이 논문에서 우리는 시간적/공간적인 핫 스폿(Hot spot) 완화를 위한 설계들과 열 시간 상수, 작업부하 변동, 마이크로프로세서의 전력 분배 사이의 보편적인 상충관계(Trade off)들을 조사한다. 우리의 방안은 작업부하의 실행위치/순서를 변경하고 동시실행 스레드의 수를 조절하여 시스템의 공간 및 시간적인 열 틈새(Heat slack)에 영향을 줌으로써, 운영체계(OS)와 이미 시스템에 존재하는 하드웨어의 지원만으로 적절한 시간제한내에 작업부하를 조절함으로써 온-칩 온도를 낮출 수 있다.

• Journal of Astronomy and Space Sciences
• /
• 제13권2호
• /
• pp.163-172
• /
• 1996

본 논문의 목적은 우리별 1,2호의 디지탈 신호처리부(DSPE, digital signal processing experiment)를 설계, 제작하고 운용, 실험한 결과를 정리하는데 있다. 다목적 임무에 적합한 유연성(flexibility)과 열악한 우주환경에 적절히 대응할 수 있는 신뢰성을 가진 시스템을 설계, 제작하였다. 지상 및 궤도상에서 몇 가지 수행된 실험중 고속(19.2kbps) 소프트웨어 변조기의 구현을 집중적으로 고찰했다. 상용으로 개발된 부동소수(floating point) 연산형 신호처리 전용 프로세서인 TMS320C30의 장착은 저궤도 위성에 최초로 시도되었으며 차세대 위성의 각종 탑재물에 활용할 수 있을 것이다.

• 항공우주기술
• /
• 제3권1호
• /
• pp.109-116
• /
• 2004

일반적으로 위성에 장착된 GPS 수신기는 GPS 위성으로부터 항법 신호를 받아서 위성의 위치, 시간 및 속도 정보를 제공하는 것을 주요 목적으로 하고 있다. 이러한 정보를 근거로 위성의 현재 위치정보 및 임무 수행을 위한 정보를 유도하게 된다. 2005년 발사예정인 아리랑 위성2호는 GPS 수신기에서 나오는 IPPS 신호를 위성체 각 프로세서의 기준시간으로 사용되며 DPLL, FEP회로 및 운용소프트웨어(FSW)에 의하여 동작된다. 본 논문에서는 아리랑 위성2호(KOMPSAT-2,이하 K2)의 시간동기구조에 대한 구조 및 설계에 대한 뿐 아니라 정밀도 분석 및 시험결과등 전 과정에 대한 내용을 기술하였다.

• 한국통신학회논문지
• /
• 제35권11B호
• /
• pp.1659-1666
• /
• 2010

고기동 유도탄들은 다양한 탄내 인터페이스와 빠른 유도 조종 루프를 가진다. 그러므로 Hardware-in-the-Loop(HWIL) 시뮬레이션 제어 시스템은 고성능의 연산기능 및 하드웨어 인터페이스 기능을 가져야 하며, 실시간 운영체제, 임베디드 시스템, 자료 통신, 실시간 하드웨어 제어와 같이 다양한 IT 분야를 융합하여 개발되어야 한다. 이 논문은 고기동 유도탄의 HWIL 시뮬레이션을 수행하기 위한 제어 시스템 설계 기법으로 시스템 하드웨어 구성, 고성능의 다중 프로세서를 사용하기 위한 업무 할당 알고리즘, HWIL 시뮬레이션 실시간 연산 및 제어 기법, 프로세서 통신 기법, 실시간 자료 획득 기법을 제시한다.

• 한국통신학회논문지
• /
• 제35권11B호
• /
• pp.1631-1639
• /
• 2010

본 논문은 멀티프로세서 임베디드 시스템에서 사용하는 어플리케이션을 구성하는 태스크를 수행하는데 필요한 전력과 태스크간의 의존성에 의해서 발생하는 통신 비용을 감소시킬 수 있는 스케줄링 알고리듬을 제안한다. 제안된 알고리듬은 기존 알고리듬에서는 통신비용은 고려하였으나 스케줄링 단계에서는 동적 전력 관리 결과를 고려하지 않는 점을 보완하여 스케줄링 단계에서 여유시간(Laxity) 사용을 예측하여 동적 전압 관리의 효율을 높이는 방법을 사용한다. 이를 통해 복잡한 멀티미디어 어플리케이션에 동적 전력 관리를 적용하여 수행 시 에너지 효율을 높였다. 실험 결과 멀티미디어 어플리케이션인 HD MPEG4, MotionJPEG codec, MP3, Wavelet 프로그램을 멀티프로세서 환경에서 제안된 알고리듬을 이용하여 저전력 스케줄링 결과 기존 방식에 비해 평균 11.2%의 에너지 감소를 얻었다.

• KIEE International Transactions on Power Engineering
• /
• 제4A권3호
• /
• pp.129-133
• /
• 2004

This paper deals with the design and implementation of a TCSC (Thyristor Controlled Series Capacitor) simulator, which is a module for an analog type power system simulator. Principally, it presents configuration of controller hardware/software and its experimental results. An analog type power system simulator consists of numerous power system components, such as various types of generator models, scale-downed transmission line modules, transformer models, switches and FACTS (Flexible AC Transmission System) devices. It has been utilized for the verification of the control algorithm and the study of system characteristics analysis. This TCSC simulator is designed for 50% line compensation rate and considered for damping resister characteristic analysis. Its power rate is three phase 380V 20kVA. For hardware extendibility, its controller is designed with VMEBUS and its main CPU is TMS320C32 DSP (Digital Signal Processor). For real time control and communications, its controller is applied to the RTOS (Real Time Operation System) for multi-tasking. This RTOS is uC/OS-II. The experimental results of capacitive mode and inductive mode operations verify the fundamental operations of the TCSC.

• 해양환경안전학회지
• /
• 제1권2호
• /
• pp.69-82
• /
• 1995

This study is concerned with developing a heuristic algorithm for solving a class of ninlinear integer programs(NLIP). Exact algrithm for solving a NLIP either may not exist, or may take an unrealistically large amount of computing time. This study develops a new heuristic, the Excursion Algorithm(EA), for solving a class of NLIP's. It turns out that excursions over a bounded feasible and/or infeasible region is effective in alleviation the risks of being trapped at a lical optimum. The developed EA is applied to the redundancy optimization problems for improving the system safety, and is compared with other existing heuristic methods. We also include simulated annealing(SA) method in the comparision experiment due to ist populatrity for solving complex combinatorial problems. Computational results indicate that the proposed EA performs consistently better than the other in terms of solution quality, with moderate increase in computing time. Therefore, the proposed EA is believed to be an attractive alternative to other heuristic methods.

• 한국항공우주학회지
• /
• 제33권9호
• /
• pp.113-119
• /
• 2005

실시간 선점형 다중 태스크 운영체제를 기반으로 구동하는 프로세서와 연결된 디바이스로부터 데이터를 입수하는 방법은 크게 폴링(Polling)과 인터럽트 구동(Interrupt driven) 방식으로 구분할 수 있다. 이들 모두에 대한 기술적인 접근은 운영체제의 스케줄링 정책 및 소프트웨어 아키텍쳐에 따라 달라질 수 있다. 위성 컴퓨팅 환경에서 위성 서브 시스템 또는 컴포넌트로부터 입수되는 데이터의 처리시 시간 준수와 정확성을 보장하는 것은 비행 소프트웨어를 개발시마다 요구되는 중요한 요구사항 중의 하나이다. 본 논문에서는 디바이스의 입출력 방식과 스케줄링과의 관계에 대한 분석 및 이에 따른 프로세서와 디바이스간의 신뢰적인 데이터 입출력 방법을 제안한다.