• 한국멀티미디어학회논문지
• /
• 제3권4호
• /
• pp.424-432
• /
• 2000

본 논문에서는 LCD 시스템에서 호스트와 LCD 컨트롤러사이의 인터페이스를 위한 새로운 데이터 코딩기법과 회로를 제안한다. 제안한 회로는 기존의 국제 표준으로 사용되고 있는 LVDS(Low Power Differential Signaling)를 수정한 회로와 데이터 천이 최소화를 위한 추가적인 직렬 데이터 코딩 기법으로 한 클럭에 2비트의 신호를 동시에 전송할 수 있다. 이에 따라 동작 주파수를 절반으로 줄일 수 있으며 differential signaling으로 전자파 장애와 전력소비 문제를 동시에 해결할 수 있다. 제안한 회로의 성능평가를 위하여 기존의 signaling기법과 전력 소비와 데이터 전송 속도 측면에서 비교 분석하였으며, 컴퓨터 시뮬레이션 결과를 통해 향상된 데이터 천이 감소율을 보임을 확인하였다.

• 디지털융복합연구
• /
• 제10권11호
• /
• pp.371-376
• /
• 2012

본 논문에서는 텍스트 영상에 대한 데이터 천이 최소화를 위한 새로운 데이터 코딩기법과 회로를 제안한다. 제안한 회로는 기존의 Modified LVDS(Low Voltage Differential Signaling)의 문제점인 입력되는 데이터간의 동기와 출력되는 데이터간의 동기 문제를 수정한 개선된 MLVDS 회로와 Text image에 대한 천이 최소화를 위한 추가적인 직렬 데이터 코딩 기법인 TMUX 알고리즘으로 한 클럭에 2비트의 신호를 동시에 전송하여 동작 주파수를 줄일 수 있으며, 전자파 장애와 전력 소비를 해결할 수 있다. 시뮬레이션 결과를 통해서 텍스트 영상 데이터 천이 최소화 향상과 입출력간의 동기문제를 보완되었음을 확인하였다.

• 전기학회논문지P
• /
• 제62권2호
• /
• pp.84-89
• /
• 2013

In this paper, we propose interface circuits for reducing power consumption and EMI when sequences of data from LCD controller to LCD driver IC by transmitting two bit data during one clock period. The proposed circuits are operated in current mode, which is different from conventional voltage-mode signaling techniques, and also employ threshold technique of Modified-LVDS(Low Voltage Differential Signaling) method. We have simulated the proposed circuits using H-SPICE tool for performance analysis of the proposed method. The simulation results show that the proposed circuits provide a faster transmission speed and stronger noise immunity than the conventional LVDS circuits. It might be suitable for the real-time transmission of huge image data in LCD system.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.1081-1085
• /
• 2009

We have already developed EMI reducing techniques using lossless compression by vertically differential EMI suppression method (VDE[1]). It applies lossless modulo reduction and data bit mapping optimization for low voltage differential signaling (LVDS) transmission lines, that reduces the probability of transient bit and EMI by 12 dB [6][7]. We also improved and optimized the VDE for low power LCD interface. With this modified VDE algorithm[8], the developed FPGA was measured the reduction of the power consumption of LCD circuit by more than 15 % compared to the conventional methods in the case of 14-in LCD with SXGA resolution. The VDE algorithm is based on the total image systematic approach. In the VDE method, the present image signals are subtracted for the 1H delayed image signals and transferred to a column driver through a PCB. As the vertical correlations for image signals are very high, we expected that most of the vertically subtracted image signals remain 0 level and transient cycles become very long. As a result, the power consumption and EMI are extremely reduced for the transferred image signals on a PCB. In this paper, we discussed our proposed method by emphasizing the fact that systematic approach are important based on not only display point of view but also total system point of view.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.34-43
• /
• 2008

평판 디스플레이 인터페이스를 위한 OpenLDI 수신기 IP를 설계하고, $0.18-{\mu}m$ high-voltage CMOS 공정을 사용하여 프로토타입 칩을 제작하였다. 수신기 회로는 크게 DLL과 parallelizer로 구성된다. DLL은 클록을 재생하고, Parallelizer는 데이터를 병렬화하여 재생된 클록에 정렬한다. 회로의 입력은 한 개의 클록 채널과 네 개의 데이터 채널로 구성된다. 측정을 통해 $10Mhz{\sim}65Mhz$ 범위의 입력주파수에서 클록을 재생하는 것을 확인하였으며, 이는 한 개 채널당 $70Mbps{\sim}455Mbps$의 속도에, 네 개의 데이터 채널을 모두 사용할 시 $280Mbps{\sim}1.82Gbps$의 속도에 해당한다. 상용 LCD 모니터를 개조하여 제작된 칩을 사용한 영상데이터 전송을 실험하였다. 이때의 클록 주파수는 49Mhz, 소모되는 전력은 코어가 19mW, 출력버퍼가 82.5mW로 측정되었다.