• 제목/요약/키워드: Modem.

검색결과 1,809건 처리시간 0.027초

RFID Reader용 멀티 프로토콜 모뎀 설계 (Implementation of a Multi-Protocol Baseband Modem for RFID Reader)

  • 문전일;기태훈;배규성;김종배
    • 로봇학회논문지
    • /
    • 제4권1호
    • /
    • pp.1-9
    • /
    • 2009
  • Radio Frequency Identification (RFID) is an automatic identification method. Information such as identification, logistics history, and specification of products are written and stored into the memory of RFID tags (that is, transponders), and retrieved through RF communication between RFID reader device and RFID tags. RFID systems have been applied to many fields of transportation, industry, logistics, environment, etc in order to improve business efficiency and reduce maintenance cost as well. Recently, some research results are announced in which RFID devices are combined with other sensors for mobile robot localization. In this paper, design of multi-protocol baseband for RFID reader device is proposed, and the baseband modem is implemented into SoC (System On a Chip). The baseband modem SoC for multi-protocol RFID reader is composed of several IP (Intellectual Property) blocks such as multi-protocol blocks, CPU, UART(Universal Asynchronous Receiver and Transmitter), memory, etc. As a result, the SoC implemented with FPGA(Field Programmable Gate Array) is applied to real product. It is shown that the size of RFID Reader module designed with the FPGA becomes smaller, and the SoC chip price for the same function becomes cheap. In addition, operation performance could be the same or better than that of the product with no SoC applied.

  • PDF

원거리 무선전송을 위한 DS-SS 모뎀 기반의 통신시스템 구현 (Implementation of DS-SS Modem-based Communication System for Long Distance Wireless-Transmission)

  • 주원기;김윤호;이주신
    • 한국항행학회논문지
    • /
    • 제15권6호
    • /
    • pp.1075-1081
    • /
    • 2011
  • 본 논문에서는 원거리 무선전송을 위한 DS-SS 기반의 통신시스템을 제안하였다. 설계된 모듈은 오류정정을 위한 길쌈부호와 T-DES 암호화를 사용하였고, 대역확산을 위해 골드코드 생성기를 적용하였다. 또한 모뎀의 검증과 인터페이스를 위한 FPGA/MCU 하드웨어와 데이터 송수신 동작과 같은 명령 신호를 제어할 수 있도록 PC 기반의 GUI 프로그램을 구현하였다. 설계된 하드웨어와 GUI 프로그램을 이용하여 전체 시스템의 동작을 검증하는 일련의 실험을 수행하였고, 실험결과 제안하는 통신시스템이 설계 규격대로 수행됨을 확인하였다.

PERFORMING OF SOC DATS INTERFACE TEST WITH MODEM/BB

  • Park, Durk-Jong;Hyun, Dae-Hwan;Koo, In-Hoi;Ahn, Sang-Il;Kim, Eun-Kyou
    • 대한원격탐사학회:학술대회논문집
    • /
    • 대한원격탐사학회 2006년도 Proceedings of ISRS 2006 PORSEC Volume I
    • /
    • pp.64-66
    • /
    • 2006
  • DATS will connect with IMPS and LHGS to perform the reception of sensor data and the transmission of user's meteorological data, LRIT and HRIT. MODEM/BB will perform the de-commutation of received sensor data as MI and GOCI raw data according to VCID before sending them to MI and GOCI IMPS, respectively. Especially, MODEM/BB in SOC needs to be connected to six clients that consist of the primary and backup IMPS of MSC, KOSC and SOC. On the other hand, LRIT and HRIT delivered from LHGS are encoded as VITERBI and modulated by MODEM/BB. Considering sensor data transmitted from COMS, the assumed format and size of CADU are described in this paper. Finally, results related to the status of received LRIT and HRIT by frame synchronizer in user station are also described.

  • PDF

전력선 통신을 위한 2-반송파 DS방식의 특성과 MODEM의 구현 (Performance of 2-Carrier DS system and its MODEM designed for Power Line Transmission)

  • 김인태;이무영
    • 한국통신학회논문지
    • /
    • 제19권3호
    • /
    • pp.582-590
    • /
    • 1994
  • 전력선 통신을 위한 간단하면서 융통성이 큰 2-반송과 DS방식의 데이터 전송모뎀을 구현하고, 그 특성을 해석적으로 검토하였으며 실험을 통해 이것을 확인 하였다. 제안된 시스템은 DS모뎀 출력에 극성에 따라 독립된 2개의 반송파 주파수를 할당하여 전송케 하므로서 완전한 DSSS 동작을 보장 하도록 한다. 수신단말기의 두 포락선 검파출력은 재래방식 처리 비교기에 입력되지 않고 먼저 DS 상관기에 입력시켜서 그 출력을 잡음과 비교판정 하게 된다. 이때, 역확산되어 약화된 잡음전략이 신호와 비교되기 때문에 데이터의 에러율은 현저하게 개선 된다. 이 시스템은 구성이 비교적 간단함에도 불구하고, 2400bps의 데이터를 전송 할때, 재래식의 FSK 방식에 비하여 10dB정도 더 높은 선로잡음아래에서도 에러율 10 정도를 유지할 수가 있다.

  • PDF

수중 센서네트워크를 위한 초음파 통신 모뎀 설계 및 구현 (Design and Implementation of an Ultrasonic Communication Modem for Underwater Sensor Networks)

  • 변무광;박성준
    • 한국통신학회논문지
    • /
    • 제34권6A호
    • /
    • pp.437-444
    • /
    • 2009
  • 최근 해양개발 및 재난 재해 방지 시스템에 대한 관심이 높아지면서 수중 센서네트워크 관련 연구가 시작되고 있으며, 다수의 노드 간 효율적인 통신을 위해 고속, 저가의 수중 통신 모뎀의 필요성이 증대되고 있다. 본 논문에서는 저가의 초음파 센서를 이용하여 수중 통신 모뎀을 설계 및 구현하였고 실내와 실외 환경에서 구현한 모뎀의 성능을 검증하였다. 실험 결과에 의하면, 개발한 모뎀은 실내의 수조에서 1.5kbps, 연못에서 2kbps로 통신이 가능하였으며 모뎀 간의 최대 통신 거리는 30m이었다. 또한, 수중 센서네트워크의 기능 구현을 고려하여 싱크노드용 모뎀과 센서노드용 모뎀들 간의 일대다 통신 실험을 수행하였다.

Chirp 방식을 이용한 40kbps급 협대역 전력선 통신 모뎀 구현에 관한 연구 (A Study on the Implementation of a 40kbps Narrowband Powerline Communication Modem Using the Chirp Technique)

  • 박성욱;엄우용
    • 대한전자공학회논문지TE
    • /
    • 제42권4호
    • /
    • pp.53-62
    • /
    • 2005
  • 대역 확산 기술의 하나인 Chirp 방식을 이용하여 기존의 전력선 통신기술 보다 고속 전송이 가능한 40kbps급 협대역 전력선 통신 모뎀을 구현하였다. 본 논문에서 구현한 모뎀은 CEBus 규격을 사용하였으며 100-380kHz의 선형가변 주파수 신호가 25us 동안 지속한 심벌을 사용하였다. 실험결과 구현된 모뎀은 무부하 선로, 각종 부하 및 잡음환경에서의 실험을 하였다. 실험 결과, Chirp 방식의 통신 기술이 협대역에서 40kbps 이상의 속도를 낼 수 있는 가능성을 확인하였다.

고속 데이터 전송을 위한 광모뎀 개발에 관한 연구 (A Study on the optical MODEM Development for high Speed Data Transmission)

  • 은재정;권원현;김석희;박한규
    • 한국통신학회논문지
    • /
    • 제12권6호
    • /
    • pp.612-620
    • /
    • 1987
  • 기존 RF변조복조기의 한계를 극복하고, 고속 장거리 전송이 가능한 광변복조기를 설계 제작하였다. 인터페이스는 기존시스템과의 호환성을 위해 EIA RS-232C와 CCITT V.24를 채택하였고 디지털 코딩 방식으로는 Biphase코딩방식을 사용하였다. 또한 시스템의 자체 진단을 위한 Loopback Test기능을 부가하였다. 광 송수신기의 단파장대의 LD-APD를 사용하여 $10^-9$BER에서 -30dBm의 수신 감도를 갖도록 설계하였다. 구성된 시스템은 동기식의 경우 1200bps~57.6Kbps, 비동기식의 경우 DC~200Kbps 까지 임의의 속도로 데이타 전송이 가능하였다.

  • PDF

Design of Chip Set for CDMA Mobile Station

  • Yeon, Kwang-Il;Yoo, Ha-Young;Kim, Kyung-Soo
    • ETRI Journal
    • /
    • 제19권3호
    • /
    • pp.228-241
    • /
    • 1997
  • In this paper, we present a design of modem and vocoder digital signal processor (DSP) chips for CDMA mobile station. The modem chip integrates CDMA reverse link modulator, CDMA forward link demodulator and Viterbi decoder. This chip contains 89,000 gates and 29 kbit RAMs, and the chip size is $10 mm{\times}10.1 mm$ which is fabricated using a $0.8{\mu}m$ 2 metal CMOs technology. To carry out the system-level simulation, models of the base station modulator, the fading channel, the automatic gain control loop, and the microcontroller were developed and interfaced with a gate-level description of the modem application specific integrated circuit (ASIC). The Modem chip is now successfully working in the real CDMA mobile station on its first fab-out. A new DSP architecture was designed to implement the Qualcomm code exited linear prediction (QCELP) vocoder algorithm in an efficient way. The 16 bit vocoder DSP chip has an architecture which supports direct and immediate addressing modes in one instruction cycle, combined with a RISC-type instruction set. This turns out to be effective for the implementation of vocoder algorithm in terms of performance and power consumption. The implementation of QCELP algorithm in our DSP requires only 28 million instruction per second (MIPS) of computation and 290 mW of power consumption. The DSP chip contains 32,000 gates, 32K ($2k{\times}16\;bit$) RAM, and 240k ($10k{\times}24\;bit$) ROM. The die size is $8.7\;mm{\times}8.3\;mm$ and chip is fabricated using $0.8\;{\mu}m$ CMOS technology.

  • PDF

The Unified UE Baseband Modem Hardware Platform Architecture for 3GPP Specifications

  • Kwon, Hyun-Il;Kim, Kyung-Ho;Lee, Chung-Yong
    • Journal of Communications and Networks
    • /
    • 제13권1호
    • /
    • pp.70-76
    • /
    • 2011
  • This paper presents the unified user equipment (UE) baseband modulation and demodulation (modem) hardware platform architecture to support multiple radio access technologies. In particular, this platform selectively supports two systems; one is HEDGE system, which is the combination of third generation partnership project (3GPP) Release 7 high speed packet access evolution (HSPA+) and global system for mobile communication (GSM)/general packet radio service (GPRS)/enhanced data rates for GSM evolution (EDGE), while the other is LEDGE system, which is the combination of 3GPP Release 8 long term evolution (LTE) and GSM/GPRS/EDGE. This is done by applying the flexible pin multiplexing scheme to a hardwired pin mapping process. On the other hand, to provide stable connection, high portability, and high debugging ability, the stacking structure is employed. Here, a layered board architecture grouped by functional classifications is applied instead of the conventional one flatten board. Based on this proposed configuration, we provide a framework for the verification step in wireless cellular communications. Also, modem function/scenario test and inter-operability test with various base station equipments are verified by system requirements and scenarios.

9600 BPS Modem의 복조기와 Equalizer에 관한 연구 (On the Design of Demodulator and Equalizer of 9600 BPS Modem)

  • 장춘서;은종관
    • 대한전자공학회논문지
    • /
    • 제20권4호
    • /
    • pp.10-15
    • /
    • 1983
  • 본 논문에서는 전송 속도가 9600 bps인 data modem의 복조기와 equalizer의 효과적인 구성에 대하여 연구하였으며, finite word length 효과가 equalizer 동작에 미치는 영향을 제시하였다. 복조기에는 tap수가 37개인 decimation filter를 사용해서 symbol당 곱셈 횟수를 크게 줄였는데 이때 equalizer 동작에 있어 충분한 결과를 얻을 수 있음을 알 수 있었다. 주파수 offset이 존재할 때 1차 반송파 위상 추적 loop와 2차 반공파 위상 추적 loop의 성능을 비교하였고, word length를 각각 8 bit, 12 bit 및 16bit로 변화시켰을 경우 equalizer 평형상태 MSE(mean square error)의 변화 및 tap 적응을 위한 최적 step see와 lap수를 제시하였다.

  • PDF