

논문 2005-42TE-4-9

Chirp 방식을 이용한 40kbps급 협대역 전력선 통신 모뎀 구현에 관한 연구

(A Study on the Implementation of a 40kbps Narrowband Powerline Communication Modem Using the Chirp Technique)

박 성 육*, 엄 우 용*

(Sung-Wook Park and Woo-Yong Ohm)

요 약

대역 확산 기술의 하나인 Chirp 방식을 이용하여 기존의 전력선 통신기술 보다 고속 전송이 가능한 40kbps급 협대역 전력선 통신 모뎀을 구현하였다. 본 논문에서 구현한 모뎀은 CEBus 규격을 사용하였으며, 100~380kHz의 선형가변 주파수 신호가 25us 동안 지속한 심벌을 사용하였다. 실험결과 구현된 모뎀은 무부하 선로, 각종 부하 및 잡음환경에서의 실험을 하였다. 실험 결과, Chirp 방식의 통신 기술이 협대역에서 40kbps 이상의 속도를 낼 수 있는 가능성을 확인하였다.

Abstract

In this paper, we implement a 40kbps narrowband powerline communication modem which is able to high transfer rate than conventional powerline communication technology by using the chirp technique that is one of the spread spectrum techniques. A modem that implement in this paper used the CEBus standard and a symbol that the linear variable frequency signal of 100~380kHz is kept for 25us. Experimental results, we verified the possibility that communication technology with the Chirp technique can make transfer rate more than 40kbps at narrowband communication.

Keywords : Powerline communication, PLC modem, Chirp technique

I. 서 론

초고속 정보통신망의 보급에 따라 홈 네트워킹 기술과 연동된 정보 활용 서비스에 대한 소비자의 욕구(cyber home, cyber office, entertainment 등)가 급속히 팽창하게 되었고, 그 결과 정보화된 가전기기의 개발이라는 산업적 분위기가 조성되었다. 이에 따라 국내외 가전기기 제조업체에서는 디지털 가전기기의 개발에 착수하여 시장 조기진입 및 점유율 확보를 위한 경합을 벌이고 있다.

이러한 상황에서 가전업체들의 고민은 개별적으로 개발된 디지털 가전기기들의 네트워크화를 위한 최상의 솔루션을 선정하는 것이었고, 오랜 기술 분석 및 산업 분석을 통해 현재는 국내외적으로 전력선 통신기술을 이용한 디지털 가전의 네트워크라는 흐름이 주도적으로 형성되어 있는 실정이다. 즉 전력선을 매체로 한 디지털 가전기기의 네트워크는 plug in 만으로 작동이 가능한 설치 및 사용의 용이성, 추가 기기의 설치가 plug in 만으로 가능한 디지털 가전 네트워크의 확장성 그리고 추가 배선의 불필요로 인한 가격 경쟁력 확보 등의 경쟁력을 바탕으로 홈 네트워크에 있어 최상의 솔루션으로 평가받고 있으며, 소비자의 욕구에 대한 대응, 디지털 가전기기의 네트워크 솔루션으로의 채택, 각종 자동

* 정희원, 인하공업전문대학 디지털전자정보과
(Dept. of Dig. Elec. & Info. Inha Tech. College)
접수일자: 2005년5월12일, 수정완료일: 2005년11월30일

화 시스템의 솔루션으로서의 검토 등의 일반적인 기술 개발 필요성 이외에도 국내외 시장 환경은 전력선 통신 기술을 조기에 개발하여야 하는 필요성을 더욱 가중시키고 있다.

본 논문에서는 대역 확산 기술의 하나인 Chirp 방식을 이용하여 기존의 제품보다 고속의 전송이 가능한 40Kbps급의 전력선 통신모뎀을 구현하였다. Direct Sequence나 Frequency Hopping 방식보다 전송속도에서는 다소 불리한 기술이나 다른 SS 기술보다 잡음에 강하다는 장점을 가지고 있어 전력선과 같은 채널환경에 적합한 기술이다^[1-4].

Chirp 방식의 트랜시버는 Chirp 심벌의 발생은 CEBus 규격을 사용하여 인코딩 및 디코딩 하였다.

본 논문에서 사용하는 Chirp 심벌은 100~380kHz의 선형 가변 주파수 신호가 25us 동안 지속되도록 하였다. CEBus 규격에서 사용되는 신호는 200~400kHz까지 변한 후 다시 100~200kHz까지 변하는 Chirp 신호를 사용하도록 되어 있으나, 가변 심벌 Chirp 방식을 사용하므로 물리층에서 사용하는 캐리어는 CEBus를 포함하게 되어 있다^[5-6].

송신부는 Preamble, Preamble_EOF, Packet body와 CRC로 구성되며, Packet body는 8kbyte까지의 데이터를 가변적으로 전송할 수 있는 구조로 설계하였다. 수신부는 부호화된 신호의 상관값을 비교하여 심벌 Chirp 신호가 감지되면 MCU에 positive pulse로 전달하고 MCU는 pulse와의 시간 간격을 측정하여 데이터를 복원하는 구조로 설계되어 있다.

본 논문의 구성은 다음과 같다. 제 II장에서 제안된 PLC 모뎀의 사양과 Packet 구조를 보였다. III장에서 Matlab에 의한 시뮬레이션 결과를 나타내었고, IV장에서 FPGA로 구현된 송수신기의 구조를 살펴본다. V장에서 구현된 FPGA를 이용한 실험 및 결과를 나타내었고, 마지막 VI장에서 결론을 맺는다.

II. 40kbps PLC 모뎀 사양

1. 40kbps PLC 모뎀 사양

표 1에서 본 연구에서 협대역 개발하고자한 모뎀의 사양을 정리하였다. Altera의 FPGA를 통하여 PLC 모뎀의 송/수신부를 설계하고자 한다. 이때 전력선 물리층에서 전송되는 심벌들은 2절과 같은 Packet의 구조를 따른다.

표 1. 40kbps PLC 모뎀 사양

Table 1. 40kbps PLC modem specification.

항 목	내 용
전원 연결	220VAC, 60/50Hz
사용 전원	$\pm 12VDC, +5VDC, +3.3VDC$
변조 방식	Chirp방식 Spread Spectrum
사용 주파수	100~380kHz
MCU	ATmega103
FPGA	EPF10K100ARC240-3
전력선 Coupler	HPF(10kHz cutoff frequency)
수신 Filter	100~400kHz 4차 Chebyshev BPF
증폭기	1단 A급 트랜지스터 증폭기
마이컴 인터페이스	8bit address, 8bit data, RD, WR, ALE, INT1, INT2
시스템 클록	5.12MHz
전송 속도	최고 : 40kbps, 최저 : 20kbps, 평균 : 30kbps
CRC	CRC16
Packet Length	1~8Kbyte 가변
Compliance	CEBus compatible
사용자 인터페이스	RS232 9600/19200bps

2. Packet 구조

(1) Symbol 발생

그림 1은 25us의 Unit Symbol Time(UST) 동안의 Symbol Chirp 신호가 선형적으로 가변하는 것을 나타




그림 1. 심벌

Fig. 1. Symbol.




그림 2. 프리앰블 EOF

Fig. 2. Preamble EOF.

낸 것이다. 그림 2는 Symbol을 8 UST 동안 표현하여 Packet의 Preamble_EOP를 표시한 것이다.

(2) Packet 구조

본 연구에서 사용된 packet 구조를 그림 3에 나타내었다. Packet Encoding은 SUPERIOR 상태와 INFERIOR 상태를 이용하고 두 상태를 반복한다. Packet의 각 구조는 항상 SUPERIOR 상태로 시작한다. 각 상태와 그 때의 데이터에 따라 달라지는 심벌 인코딩은 표 2에 나타나 있다.




그림 3. Packet 구조

Fig. 3. The block diagram of packet.

표 2. 상태와 데이터에 따른 심벌 인코딩
Table 2. The symbol encoding by status and data.

		상태							
		SUPERIOR				INFERIOR			
데이터	1	25us동안		25us동안		50us동안		50us동안	
	0	symbol presence		symbol absence		symbol presence		symbol absence	

위의 표 2에 따라 이진 데이터 10110100을 인코딩 하면 그림 4와 같다.




그림 4. 10110100 인코딩

Fig. 4. 10110100 encoding.

이러한 인코딩은 항상 SUPERIOR 상태에서 시작하며 INFERIOR와 교대로 반복한다. 각 상태와 데이터에 따른 심벌은

- SUPERIOR+데이터 1 → 25us 심벌
- SUPERIOR+데이터 0 → 50us 심벌
- INFERIOR+데이터 1 → 25us동안 심벌 없음
- INFERIOR+데이터 0 → 50us동안 심벌

이므로 위의 그림 4와 같이 전력선 물리층에 전송된다.

(3) Preamble

Preamble은 Packet의 시작을 나타내며 DLL층의 ID나 다른 식별자를 표시하는데 사용된다. 25us의 Unit Symbol Time을 사용하여 항상 SUPERIOR 상태로 시작한다. Preamble code는 0x69(01101001)를 기본값으로 사용하며 Register Preamble에 값을 기록함으로써 동작 중에도 가변할 수 있다. Preamble의 기본값인 0x69(01101001)를 인코딩하여 나타내면 다음 그림 5와 같다.




그림 5. 0x69(01101001) 인코딩

Fig. 5. 0x69(01101001) Encoding.

(4) Preamble EOF(End Of Field)

Preamble EOF는 25us의 연속적인 8 UST를 '11111111'로 인코딩하여 Preamble의 끝을 알려준다. 항상 SUPERIOR 상태로 인코딩이 되며 가변할 수 없다. 그림 6은 Preamble EOF를 심벌을 이용하여 표시한 것이다.




그림 6. 프리앰블 EOF 인코딩

Fig. 6. Preamble EOF Encoding.

(5) Packet Body

프리앰블과 같은 인코딩 방식을 사용한다. 항상 SUPERIOR 상태로 시작하며 SUPERIOR와 INFERIOR의 상태가 교대로 반복되며 데이터 비트와 조합되어 인코딩된다.

(6) EOP(End Of Packet)

EOP는 25us의 연속적인 4 UST를 '1111'로 인코딩하여 패킷의 끝을 알려주며 항상 SUPERIOR 상태이다. 그림 7은 EOP을 인코딩하여 나타낸 것이다.




그림 7. EOF 인코딩
Fig. 7. EOF encoding.

(7) CRC

CRC는 CRC16을 사용하여 SUPERIOR 상태로 시작한다. CRC16 비트 중 마지막 비트는 INFERIOR로 끝나기 때문에 항상 Dummy 심벌을 붙여서 CRC 끝을 알려준다. 그림 8은 CRC16를 인코딩한 것으로 마지막에 Dummy 심벌을 발견할 수 있다.




그림 8. CRC16 인코딩
Fig. 8. CRC16 encoding.

III. 시뮬레이션

심벌 발생으로부터 심벌에 대한 Auto-correlation, 주파수 대역이 다른 심벌에 대한 Cross-correlation 및 심벌 판정에 대한 시뮬레이션은 Matlab을 이용하여 수행하였다. 그리고 실제 전력선에 실려 있는 심벌이 왜곡되어 있을 때의 성능도 시뮬레이션 하였다.

그림 9는 25us 동안의 100kHz~380kHz 선형 가변하는 심벌에 대한 자기 상관도와 임계값을 두어 심벌을 판정할 때의 결과를 살펴본 것이다. 심벌이 일치할 때 Auto-correlation 값이 최대치가 되며 약간만 어긋나도 Correlation값이 급격히 떨어지는 것을 알 수 있다.

그림 10은 100kHz~380kHz의 Symbol과 380kHz~100kHz의 서로 다른 심벌에 대한 상관도를 알아본 것으로 상관값이 전체적으로 낮게 고르게 분포되어 있다.

이것은 대역이 다른 2개의 심벌은 서로 상관성이 없는 것으로 심벌이 합쳐져 있을 때 각각의 심벌을 분리할 때 유리하다. 다른 심벌을 기준으로 했을 때 데이터는 검출되지 않는다.




그림 9. Symbol의 자기 상관값 시뮬레이션
Fig. 9. The auto-correlation value simulation of the symbol.




그림 10. 다른 Symbol간의 상관값
Fig. 10. The correlation value between other symbols.




그림 11. 다른 Symbol간의 상관값
Fig. 11. The correlation value between other symbols.




그림 12. 실제 전력선 Symbol의 상관값
Fig. 12. The correlation value of the actual powerline symbol.

그림 11은 100kHz~380kHz의 심벌과 100kHz~200kHz의 다른 심벌에 대한 상관도를 알아본 것으로 상관값은 그림 10과 같이 낮고 고르게 분포되어 있다. 대역이 다른 심벌을 기준으로 했을 때 데이터는 역시 검출되지 않는다.

그림 12는 100kHz~380kHz로 선형 가변하는 380kHz~100kHz로 선형 가변하는 심벌을 교대로 전송하였을 때 100kHz~380kHz의 심벌을 판정하는 과정이다. 실제 전력선으로 전송된 2개의 심벌을 디지털 신호로 바꾸어 처리한 상관값과 그 때 데이터가 판정되는 것을 Matlab으로 시뮬레이션 한 것이다. 그림 9, 그림 10, 그림 11에서 설명한 것과 같이 주파수 선형 가변이 같은 심벌만 판별해 내는 것을 알 수 있다. 다만 전력선 전송 중 심

벌에 위상 왜곡이 발생하여 상관값이 명확하지가 않다.

IV. FPGA 설계

1. FPGA TX Block

TX부의 구성은 크게 MCU Interface, Register Block, RAM Block 및 제어 신호부를 포함한 Chirp 신호 Encoder Block의 4부분으로 나누어져 있으며, FPGA 송신 블록도는 그림 13과 같다. Encoder Block의 경우 쓰여진 데이터를 Packet Length에 따라 Preamble, Preamble EOF, Body Data, EOF, CRC를 순서적으로 CEBUS 규격에 따라 제어신호를 생성하게 되며, 이 신호에 따라 RAM Block과 내부 ROM에서 필요한 데이터를 DAC의 입력으로 출력하게 된다. 전송하고자 하는 데이터가 내부 버퍼의 크기인 8byte가 넘게 되면 MCU에 인터럽트 신호를 걸어 다음 데이터를 요구하게 되며 전송하는 데이터가 모두 들어 왔으면 자동으




그림 13. FPGA 송신 블록도

Fig. 13. The block diagram of the FPGA TX part.




그림 14. FPGA 내부 송신부

Fig. 14. The TX part inside the FPGA.




그림 15. Matlab 시뮬레이션 심벌

Fig. 15. Matlab simulation symbol.




그림 16. 전력선 채널상의 실제 Symbol 파형

Fig. 16. Actual Symbol waveform of the powerline channel.

로 EOF와 CRC를 추가 전송한 후 대기 상태로 들어간다.

먼저 MATLAB을 이용해 각각의 송신 캐리어 시뮬레이션 및 128개의 해당 샘플값을 추출했고, 수신부 하드웨어 상관기에 필요한 계수도 뽑아냈다. 그림 14는 Altera FPGA의 내부 송신부를 간략하게 나타낸 것이며 그림 15는 Matlab으로 시뮬레이션한 심벌이고 그림 16은 Matlab으로 얻은 심벌을 실제의 전력선 채널에서 발생시킨 것이다.

2. FPGA RX Block

RX부의 구성은 크게 MCU Interface, Register Block, 연산기 Block의 3부분으로 나누어져 있으며, FPGA 수신 블록도는 그림 17과 같다. Decoder Block은 사용자가 정한 OFFSET 및 THRESHOLD값에 의해 비교기에서 들어오는 입력값을 추적하게 되는데, 이 때 Chirp 신호로 판단되면 MCU에 인터럽트 신호를 전하게 된다.

FPGA 내부 수신부는 그림 18과 같이 길이가 128인




그림 17. FPGA 수신 블록도

Fig. 17. The block diagram of the FPGA RX part.




그림 18. FPGA 내부 수신부

Fig. 18. The RX part inside the FPGA.




그림 19. 비교기를 통과한 후의 수신 신호

Fig. 19. The receive signal after pass the comparator.

shift register에 의한 상관기 2개를 이용해 동시에 '0'과 '1'에 해당하는 정합필터 동작을 행하게 하였다.




그림 20. 수신신호가 디지털화된 시뮬레이션 파형과 실제 파형

Fig. 20. Simulation waveform and actual waveform that receive signal is digitalized.




그림 21. 수신부 비교기 출력단의 자기상 관도

Fig. 21. The autocorrelogram of the comparator output stage.




그림 22. 수신부 타이밍

Fig. 22. Timing chart of the RX part.

수신부는 송신 파형을 받아 비교기를 거친 후 디지털화 된 값을 가지고 동작하는데, 정합필터로 데이터를 복조해 낸다. 실제 비교기를 통과한 후의 수신신호는 그림 19와 같으며, 수신되는 신호가 디지털화된 시뮬레이션 파형과 실제 파형은 그림 20과 같다.

그리고 그림 21은 수신부 비교기 출력단의 자기상관도를 시뮬레이션한 것이다.

수신부의 타이밍은 그림 22와 같이 먼저 리셋 후 첫 번째 및 두번째 상승 제어 클럭(threshold_ctrl)에 정합필터의 threshold 값이 세팅되고, 그 이후부터의 Match_o_0, Match_o_1의 신호가 유효한 정보가 된다.




그림 23. 구현된 전력선 PLC 모뎀
Fig. 23. Powerline PLC Modem.

data '1'이 수신되었을 경우는 Match_o_1=high가 되고, data '0'이 수신되었을 경우는 Match_o_0=high가 된다. 제어 신호는 MCU를 통해서 만들어진다.

그림 23은 실제 구현된 전력선 PLC 모뎀을 나타내었다.

V. 실험 및 결과

전력선 통신 실험을 위한 시스템의 구성을 위하여, 데이터의 입출력을 PC를 단말로 하여, RS232 직렬통신 포트로 전력선 통신 모뎀과의 송수신 데이터를 전달하며, 전력선의 환경을 모의하는 전력선 통신 환경 부하망을 제작하여, 전력선 통신 시스템의 실험을 한다. 그림 24에 전력선 통신 실험 시스템 블록도를 나타내었다.

가정의 전기 배선 및 가전제품을 기준으로 하여 재현성을 갖을 수 있도록 전력선 통신 실험 환경을 다음의 그림 25과 같이 구성하였다. 가정의 전력선 결선 길이가 평균 30m 이내인 것을 감안하여, 30m의 분기점을 갖는 4개의 Receptacle을 구성하며, 전력선 통신에 악조건 배선 구조인 권선 형태로 감아 일정한 인덕턴스를 갖는 구조로 설치한다. 가정용 가전 제품은 대부분 노이즈나 EMI방사 및 전도를 줄이기 위하여 용량성으로 구성되어 있으며, 가전제품 중 가장 높은 용량성 부하는 2.2uF이므로 2.2uF/ 630V의 캐파시터를 실험에 필요한 의사 부하로 한다. 또 전력선에 방사하는 잡음 원으




그림 24. 전력선 통신 시스템 블록도
Fig. 24. The block diagram of the Powerline communication system.




그림 25. 전력선 통신 실험 환경

Fig. 25. The Powerline communication experiment environment.




그림 26. 무부하시의 송신, 수신 파형 및 데이터 검출

Fig. 26. The extraction of RX, TX waveform and data at unloading.

로는 브러쉬에 의한 잡음을 발생시키는 범용 모터 청소기와, 스위칭 잡음을 발생시키는 SMPS 방식 전원 공급기를 사용하는 할로겐 램프를 사용한다.

그림 26에서는 무 부하시 송신, 수신 파형과 데이터 검출 결과를 보였다.

무 부하시의 송.수신 실험으로 전력선의 임피던스의 영향과 90m 배선의 선로 특성으로 송신 출력신호의 왜곡과 수신 신호의 감쇄현상이 발생되나 단지 선로 채널의 감쇄만 발생하여 대부분의 신호를 수신할 수 있으며, 수신 주파수 성분이 모두 남아있어 모든 데이터의 수신이 가능하다.

그림 27은 캐파시터 부하시 송신, 수신 파형과 데이터 검출을 보여준다. 송신측으로부터 30m 지점에 2.2uF 캐파시터 부하를 인가하였을 경우의 수신 실험으로 캐파시터 부하에 의한 출력신호 왜곡과 30m Line인더션




그림 27. 30m 캐파시터 부하시 송신, 수신 파형과 데이터 검출

Fig. 27. The extraction of RX, TX waveform and data at 30m capacitor loading.

스와 부하 캐패시터 그리고 수신측으로의 60m Line인 턱턴스에 의한 특정주파수 Notch 현상이 발생하고 있으며, 캐패시터로 인한 낮은 임피던스(1 이하)로 수신 신호가 100mV 미만으로 검출되고 있다. 하지만 수신 신호의 주파수 스펙트럼이 아직까지 대부분 남아 있어 수신이 가능하다.

그림 28은 30m, 60m 지점의 캐패시터 부하시 송신, 수신 파형과 데이터 검출을 보여준다. 송신측으로부터 30m 지점과 60m지점에 2.2uF 캐패시터 부하를 인가하였을 경우의 수신 실험으로 낮은 임피던스로 인한 심한 감쇄 특성으로 10V의 송신 신호가 20mV 미만으로 관측되고 있다. 하지만 증폭에 의해 신호를 복원 할 수 있으며 아직까지 일부 주파수를 제외하고 Spread spectrum의 주파수 성분이 남아 있어 수신이 가능하다.

그림 29는 30m, 60m, 90m 지점의 캐패시터 부하시 송신, 수신 파형과 데이터 검출을 보여준다. 송신 측으로부터 30m 지점과 60m지점과 90m수신측 지점에 2.2uF 캐패시터 부하를 인가하였을 경우의 수신 실험으로 심한 감쇄 특성과 왜곡으로 잡음과 구분이 되지 않을 정도이지만 앞 3)항의 실험과 비슷한 특성을 나타내고 있다. 전력선에서의 100KHz~200KHz 대역의 주파수 신호는 캐패시터에 의한 통신 신호의 감쇄와 왜곡이 일정한 용량 이상에서는 거의 일정하게 됨을 알 수 있다. 실험




그림 28. 30m/60m 캐패시터 부하시 송신, 수신 파형과 데이터 검출

Fig. 28. The extraction of RX, TX waveform and data at 30m/60m capacitor loading.




그림 29. 30m/60m/90m 캐패시터 부하시 송신, 수신 파형과 데이터 검출

Fig. 29. The extraction of RX, TX waveform and data at 30m/60m/90m capacitor loading.

을 통해 4.4uF이상의 캐패시터 부하에서 대부분 일정한 특성을 나타내고 있다.

잡음 실험에서는 진공 청소기와 Halogen lamp을 사용하였으며, 진공 청소기는 약 10kHz 대역에서, 그리고 Halogen lamp는 100kHz의 기본 주파수와 고조파가 상당히 나온다.

그림 30은 30m, 60m, 90m 지점의 캐패시터 부하, 30m 지점시에 청소기를 동작시킬 때 송신, 수신 파형과 데이터 검출을 보여준다. 송신 측으로부터 0m 지점과 30m지점과 60m지점에 2.2uF 캐패시터 부하를 인가하고 수신측 30m 지점에 진공청소기를 작동시켰을 경우의 수신 실험으로 Brush 회전에 의한 임펄스성 잡음이 관측된다. 회전자의 속도에 의한 10KHz 주기의 임펄스가 발생하고 있으며, 시간 영역에서 본 임펄스의 폴스포 이 Spread spectrum신호의 주기에 비해 무시할 수 있을 정도로 짧은 기간이고, Transceiver의 샘플링 주파수(5.12MHz)에 의해 일부 제거될 수 있으므로 수신에 지장을 주지 않는다.

그림 31은 청소기 잡음의 주파수 특성 분석이다. 진공 청소기를 작동 시켰을 경우 Signal Monitor로 관측한 전력선 잡음 파형 및 FFT 파형으로 전원 주파수 8.33ms에 동기 된 주기로 모터 회전자와 Brush의 회전 속도에 동기 된 임펄스 주기가 60Hz 및 7kHz-15kHz대역 분포 스펙트럼으로 나타나고 임펄스의 주파수 스펙




그림 30. 30m/60m/90m 캐패시터 부하와 30m 청소기 동작시 송신, 수신 파형과 데이터 검출

Fig. 30. The extraction of RX, TX waveform and data at 30m/60m/90m capacitor and a vacuum cleaner loading.




그림 31. 청소기 잡음의 주파수 분석

Fig. 31. Frequency analysis of a vacuum cleaner noise.

트럼에 의하여 전체 대역에 일정한 크기의 배경 스펙트럼이 나타남을 알 수 있다.

그림 32는 캐패시터와 할로겐 램프 부하를 인가하였을 때 송신, 수신 파형과 데이터 수신 검출을 보여준다. 송신측으로부터 0m지점과 30m지점과 60m지점에 2.2uF 캐패시터 부하를 인가하고 수신측 60m 지점에 할로겐 램프를 작동시켰을 경우의 수신 실험으로 할로겐 램프의 SMPS에서 발생하는 스위칭 잡음이 발생하나 캐패시터 부하에 의해 잡음이 감쇄하여 수신된다. 하지만 전체적인 캐패시터 부하에 의한 신호의 감쇄가 많아 데이터 에러가 발생하고 있다. 데이터 에러는 랜덤 에러와 연립 에러가 동시에 나타나고 있는데 이것은 스위칭 잡음에 의한 랜덤 에러와 할로겐 램프의 SMPS가 저가의 소형구조로 제작된 리플 전원회로이므로 발생하는 전원 동기 현상에 의한 주기적 잡음 발생으로 Bust 에러가 발생하고 있다. 이러한 형태의 SMPS는 전력선 통신의 주요 에러 발생원인으로 지적 되고 있으며 전도성 EMI 잡음의 전형적인 형태로 규제의 대상이 되고 있으며 가정내의 EMI의 심각한 발생원인으로 체계적인 규격화가 필요 한 것으로 알려져 있다.

그림 33은 할로겐 램프의 잡음을 확대하여 주파수 성분을 분석한 파형이다. 할로겐 램프를 작동 시켰을 경우 Signal Monitor로 관측한 전력선 잡음 파형 및 FFT 파형으로 전원 주파수 8.33ms에 동기 된 주기로 스위칭 잡음이 발생 하고 있으며 86KHz를 기본 주파수로 하여




그림 32. 캐패시터, 할로겐 램프 부하시 송신, 수신 파형과 데이터 검출

Fig. 32. The extraction of RX, TX waveform and data at capacitor, halogen-lamp loading.




그림 33. 할로겐 램프 잡음의 주파수 특성

Fig. 33. Frequency characteristic of halogen lamp noise.

6차까지의 강력한 하모닉 주파수 성분을 가진 잡음이 발생되는 것을 알 수 있다. 이런 잡음의 기본 주파수와 하모닉 주파수가 잡음으로 작용하여 수신 성능에 영향을 미친다.

캐패시터 부하시 10kHz 대역의 진공 청소기 잡음에서는 대역 밴드 필터(100~200kHz)를 이용하여 잡음을 걸러내어 통신하나, 반송파 주파수를 침범하는 halogen lamp 잡음에서는 수신부에 가까울수록 burst 에러가 크게 발생함을 알 수 있었다.

VI. 결 론

본 논문에서는 Clean Line, 부하, Noise 환경에서의 Chirp방식 40Kbps전력선 통신 실험 결과를 살펴보았다. 부하 실험에서는 주로 감쇄와 위상왜곡에 의한 영향이 주로 나타나는데 증폭과 필터의 위상 보정으로 극복할 수 있다. 부하 실험에서는 90m 거리의 전력선에 부하로 0m, 30m, 60m 지점에서 2.2uF의 과부하(사용 주파수 대역에서 1ohm 이하)를 연결하여 -40~-60dB의 감쇄에서도 정상적으로 통신하는 것으로 나타났다.

본 연구를 통하여 Chirp방식 Spread Spectrum의 40kbps전력선 통신 시스템이 기존의 전력선에서 상용화 가능성이 있음을 확인 할 수 있었다.

향후 연구 과제로는 주파수 대역으로 침범하는 잡음에 대해 SNR이 낮을 때에는 전원의 zero-crossing 부분에서는 잡음이 상대적으로 많이 감쇄하므로 이 부분을 이용한 통신 프로토콜로 해결하는 부분과 과부하시 광대역의 반송파가 협대역(거의 단일 주파수)으로 왜곡이 될 때의 문제점을 해결하는 것이다.

참 고 문 헌

- [1] Bernard Sklar, "Digital Communications", Prentice Hall, 1988.
- [2] Rade Petrovic and Andreas F. Molisch, "Multipath Effects of FSK with Frequency-Discriminator Detection", IEEE Trans. Veh. Tech., Vol. 49, pp856~861, 2000.
- [3] Lie-Liang Yang, Lajos Hanzo, "Overlapping M-ary Frequency Shift Keying Spread Spectrum Multiple-Access Systems Using Random Signature Sequences" IEEE Trans. Veh. Tech., VOL. 48, pp1984~1995, 1999.
- [4] A.J. Han Vinck, Goran Lindell, "Summary of Contributions at ISPLC1997~2001"

- [5] Klaus Dostert, Powerline Communications, Prentice Hall, 2001.
- [6] Grayson Evans, CEBus Demystified The ANSI/EIA 600 User's Guide, McGraw-Hill, 2001.

저자소개

박 성 욱(정회원)
대한전자공학회 논문지
제41권 SP편 제6호 참조

엄 우 용(정회원)
대한전자공학회 논문지
제40권 TE편 제3호 참조