• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.245-245
• /
• 2010

최근에 반도체 소자 및 마이크로머신, 바이오센서 등에 사용되는 미세 부품에 대한 연구 개발이 활발히 진행되고 있다. 미세 부품을 제작하기 위한 MEMS 공정은 대표적으로 화학용액을 이용한 습식식각, 플라즈마를 이용한 건식식각 등이 주를 이룬다. Micro blaster는 경도가 강하고 화학적 내성을 가지며 용융점이 높아 반도체 MEMS 공정에 어려움이 있는 기판을 다양한 형태로 식각 할 수 있는 기계적인 식각 공정 기술이라 할 수 있다. Micro blaster의 식각 공정은 고속의 날카로운 입자가 공작물을 타격할 때 입자의 아래에는 고압축응력이 발생하게 되고, 이 고압축 응력에 의하여 소성변형과 탄성변형이 발생된다. 이러한 변형이 발전되어 재료의 파괴 초기값보다 크게 되면 크랙이 발생되고, 점점 더 발전하게 되면 재료의 제거가 일어나는 단계로 이루어진다. 본 연구에서는 micro blaster 장비를 반도체 MEMS 공정에 적용하기 위한 식각 특성에 관하여 확인하였다. Micro blaster 장비와 식각에 사용한 파우더는 COMCO INC. 제품을 사용하였다. Micro blaster를 $Al_2O_3$ 파우더의 입자 크기, 분사 압력, 기판의 종류, 노즐과 기판과의 간격, 반복 횟수, 노즐 이동 속도 등의 공정 조건에 따른 식각 특성에 관하여 분석하였다. 특히 실제 반도체 MEMS 공정에 적용 가능한지 여부를 확인하기 위하여 바이오 PCR-chip을 제작하였다. 먼저 glass 기판과 Si wafer 기판에서의 식각률을 비교 분석하였고, 이 식각률을 바탕으로 바이오 PCR-chip에 사용하게 될 미세 홀과 미세 채널, 그리고 미세 챔버를 형성 하였다. 패턴을 형성하기 위하여 TOK Ordyl 사의 DFR(dry film photoresist:BF-410)을 passivation 막으로 사용하였다. Micro blaster에 사용되는 파우더의 직경이 수${\mu}m$ 이상이기 때문에 $10\;{\mu}m$ 이하의 미세 채널과 미세홀을 형성하기 어려웠지만 현재 반도체 MEMS 공정 기술로 제작 연구되어지고 있는 바이오 PCR-chip을 직접 제작하여 micro blaster를 이용한 반도체 MEMS 공정 기술에 적용 가능함을 확인하였다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2009년도 춘계학술대회 논문집
• /
• pp.119-120
• /
• 2009

• 한국기계가공학회지
• /
• 제8권4호
• /
• pp.14-19
• /
• 2009

Micro fluid channels are machined on quartz glass using powder blasting, and the machining characteristics of the channels are experimentally evaluated. The powder blasting process parameters such as injection pressure, abrasive particle size and density, stand-off distance, number of nozzle scanning, and shape/size of the required patterns affect machining results. In this study, the influence of the number of nozzle scanning, abrasive particle size, and blasting pressure on the formation of micro channels is investigated. Machined shapes and surface roughness are measured, and the results are discussed. Through the experiments and analysis, LOC are ettectinely machined on quartz glass using powder blasting.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제52권8호
• /
• pp.365-370
• /
• 2003

This research aims to develop an indicator-free DNA chip using micro-fabrication technology. At first, we fabricated a DNA microarray by lithography technology. Several probe DNAs consisting of thiol group at their 5-end were immobilized on the gold electrodes. Then indicator-free target DNA was hybridized by an electrical force and measured electrochemically in potassium ferricyanide solution. Redox peak of cyclic-voltammogram showed a difference between target DNA and mismatched DNA in an anodic peak current. Therefore, it is able to detect various genes electrochemically after immobilization of various probe DNAs and hybridization of indicator-free DNA on the electrodes simultaneously It suggested that this DNA chip could recognize the sequence specific genes.

• 전기전자학회논문지
• /
• 제9권2호
• /
• pp.101-107
• /
• 2005

본 논문에서는 전자 디스펜서(dispenser)용 제어기를 단일 칩으로 설계하였다. 전자 디스펜서는 전자부분과 기계부분으로 구성되며, 전자부분은 이력 키패드, 제어기, 디스플레이 모듈과 펌프모듈로 구성된다. 본 논문에서 설계한 제어기는 LCD 소자와 모터 펌프를 제어하며 VHDL을 이용하여 설계하였다. LCD 소자로서 WX12864AP1을 사용하였으며, 스테핑 모터로는 SPS20을 사용하였다. 이 제어기는 Altera사의 Quartus 툴을 사용하여 설계 후, Agent 2000 설계 키트와 APEX20K 소자를 사용하여 LCD 모듈과 모터모듈에 연결하여 동작 검증함으로, 동작이 원활히 이루어짐을 확인하였다. 본 논문에서는 전자 디스펜서의 제어기 설계를 통해 전자 디스펜서의 전용 칩을 ASIC으로 구현하여 바이오기술 분야의 기기에 적용할 수 있는 가능성을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.58-64
• /
• 2008

CMOS $0.18{\mu}m$ 공정을 이용하여 1.8V supply voltage에서 6Gbps 이상의 처리속도를 가지는 1:2 demultiplexer(DEMUX)를 구현하였다. 높은 동작속도를 위하여 Current mode logic(CML)의 Flipflop을 사용하였으며 추가적인 동작속도 향상을 위하여 On-chip micro stacked spiral inductor($10{\times}10{\mu}m^2$)를 사용하였다. 총 12개의 인덕터를 사용하여 $1200{\mu}m^2$의 면적증가만으로 Inductive peaking의 효과를 나타낼 수 있었다. Chip의 측정은 wafer상태로 진행하였고 Micro stacked spiral inductor가 있는 1:2 demultiplexer와 그것이 없는 1:2 demultiplexer를 비교하여 측정하였다. 6Gbps에서 측정결과 Micro stacked spiral inductor를 1:2 demultiplexer가 inductor를 사용하지 않은 구조보다 Eye width가 약3%정도 증가하였고 또한 Jitter가 43%정도 감소하여 개선효과가 있음을 확인하였다. 소비전력은 76.8mW, 6Gbps에서의 Eye height는 180mV로 측정되었다.

• 한국정밀공학회지
• /
• 제21권10호
• /
• pp.188-195
• /
• 2004

In this paper, we fabricated fluidic devices like micro-channel, pump, mixer and particular gas separator with the technology of stereolithouaphy using RP(rapid-prototyping). The fabricated fluidic devices are expected to be applied to develop Lab-on-a chip type liquid analyzer. Stereolithography technology seems effective for fabricating MEMS(Micro Electro Mechanical System) with complicated structure because it makes three dimensional fabrication possible but, exclusive devices are needed to be developed fur fabricating even more microscopic MEMS structure.

• ETRI Journal
• /
• 제27권5호
• /
• pp.497-503
• /
• 2005

In this paper, we present a performance analysis for an MPEG-4 video codec based on the on-chip network communication architecture. The existing on-chip buses of system-on-a-chip (SoC) have some limitation on data traffic bandwidth since a large number of silicon IPs share the bus. An on-chip network is introduced to solve the problem of on-chip buses, in which the concept of a computer network is applied to the communication architecture of SoC. We compared the performance of the MPEG-4 video codec based on the on-chip network and Advanced Micro-controller Bus Architecture (AMBA) on-chip bus. Experimental results show that the performance of the MPEG-4 video codec based on the on-chip network is improved over 50% compared to the design based on a multi-layer AMBA bus.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2007년 추계학술발표대회 개요집
• /
• pp.245-247
• /
• 2007

Sn-base solder bump is mainly used in micro-joining for flip chip package. The quantity of intermetallic compounds that was formed between Cu pad and solder interface importantly affects reliability. In this research, micro-bump was fabricated by two binary electroplating and the intermetallic compounds(IMCs) was estimated quantitatively. When the micro Sn-Ag solder bump was made by electroplating, SiC powder was added in the plating solution for protecting of intermetallic growth. Then, the intermetallic compounds growth was decrease with increase of amount of SiC power. However, if the mount of SiC particle exceeds 4 g/L, the effect of the growth restraint decrease rapidly.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 2nd Korea-Japan Advanceed Semiconductor Packaging Technology Seminar
• /
• pp.7-38
• /
• 2000

Performance, reliability, form factor drive flip chip use. BGAs and CSPs will provide stepping stone to FC DCA .Growing vendor infrastructure - Low cost, high density organic substrates -New generations of fluxes and underfills .Adhesives flip chip technology as a low cost flip chip alternatives -Low cost Au stud or Electroless Ni bumps -Reliable thermal cycling and electrical performance.