• 제목/요약/키워드: Memory window

검색결과 238건 처리시간 0.03초

PBIL을 이용한 소형 스테레오 정합 및 대안 알고리즘 (A Simple Stereo Matching Algorithm using PBIL and its Alternative)

  • 한규필
    • 정보처리학회논문지B
    • /
    • 제12B권4호
    • /
    • pp.429-436
    • /
    • 2005
  • 본 논문에서는 유전자 알고리즘의 일반적인 문제점인 과도한 저장공간의 소모와 탐색의 비효율성을 줄이기 위해 PBIL을 이용한 단순한 스테레오 정합 기법을 제안한다. PBIL은 확률벡터에 기반해서 통계적 탐색과 경쟁학습을 이용하는 변종 유전자 알고리즘이며 확률벡터의 사용으로 인해 직렬 및 병렬 유전자 알고리즘군에 비해 단순한 구조를 가진다. 본 논문에서는 이 PBIL을 스테레오 정합 환경에 맞게 변형 및 단순화시켜 정합 알고리즘을 개발한다. 높은 적응성을 갖는 염색체는 생존 확률 또한 높다는 진화 법칙을 보존하면서 유전자 풀, 염색체 교차 및 유전자 돌연변이를 제거할 수 있으며 그 결과 저장공간을 줄이고 정합 규칙을 간소화하여 계산 비용을 감소시킬 수 있다. 추가적으로 다해상도 정합 기법처럼 넓은 영역의 변이 일관성을 획득하기 위해 변이 연속성에 대한 이웃들의 거리를 제어하는 방식을 추가하여 고정된 작은 정합창을 사용하면서 안정된 결과를 얻을 수 있게 한다. 마지막으로 단순한 시스템에 적용될 수 있게 하기 위해서 확률벡터를 사용하지 않는 제안한 알고리즘의 소형 대안 기법을 제시한다.

윈도우 PE 포맷 바이너리 데이터를 활용한 Bidirectional LSTM 기반 경량 악성코드 탐지모델 (Bidirectional LSTM based light-weighted malware detection model using Windows PE format binary data)

  • 박광연;이수진
    • 인터넷정보학회논문지
    • /
    • 제23권1호
    • /
    • pp.87-93
    • /
    • 2022
  • 군(軍) PC의 99%는 윈도우 운영체제를 사용하고 있어 안전한 국방사이버공간을 유지하기 위해서는 윈도우 기반 악성코드의 탐지 및 대응이 상당히 중요하다. 본 연구에서는 윈도우 PE(Portable Executable) 포맷의 악성코드를 탐지할 수 있는 모델을 제안한다. 탐지모델을 구축함에 있어서는 탐지의 정확도보다는 급증하는 악성코드에 효율적으로 대처하기 위한 탐지모델의 신속한 업데이트에 중점을 두었다. 이에 학습 속도를 향상시키기 위해 복잡한 전처리 과정 없이 최소한의 시퀀스 데이터만으로도 악성코드 탐지가 가능한 Bidirectional LSTM(Long Short Term Memory) 네트워크를 기반으로 탐지모델을 설계하였다. 실험은 EMBER2018 데이터셋을 활용하여 진행하였으며, 3가지의 시퀀스 데이터(Byte-Entropy Histogram, Byte Histogram, String Distribution)로 구성된 특성 집합을 모델에 학습시킨 결과 90.79%의 Accuracy를 달성하였다. 한편, 학습 소요시간은 기존 탐지모델 대비 1/4로 단축되어 급증하는 신종 악성코드에 대응하기 위한 탐지모델의 신속한 업데이트가 가능함을 확인하였다.

DCT 직류 값을 이용한 움직임 추정기 설계에 관한 연구 (A Study on Motion Estimator Design Using DCT DC Value)

  • 이권철;박종진;조원경
    • 대한전자공학회논문지SP
    • /
    • 제38권3호
    • /
    • pp.258-268
    • /
    • 2001
  • 정보량이 많은 고화질의 동영상을 실시간으로 전송하기 위하여 압축 알고리즘을 필수적으로 사용하고 있으며, 시간적 중복성을 제거하는 동영상의 압축방법은 움직임 추정 알고리즘을 사용한다. 본 연구에서 설계하고자 하는 움직임 추정기는 블록정합 알고리즘이며, MPEG 부호기에서 사용되는 DCT 연산 결과인 DC 값을 이용하여 화면의 밝기를 판단한다. 움직임 추정기는 휘도 신호 8비트 모두를 사용하지 않고, 화면 밝기에 따른 비트 플레인(bit plane)에서 3비트만 선택하는 비교선택기를 이용한다. 본 연구에서 제안한 비교 선택기는 I-Picture만을 계산한다. I-Picture에 의해 계산된 선택 비트는 I, P와 B Picture의 움직임 추정 연산에 사용함으로서 움직임 추정기의 크기를 줄일 수 있는 구조를 제안하였다. 제안된 움직임 추정기의 고찰을 위하여 실험에 사용된 표준 동영상의 해상도는 352×288이며, DCT 연산의 처리 블록은 8×8이며, 탐색 영역은 23×23이다. 제안된 알고리즘은 C언어로 모델링하였으며, 기존 완전탐색방법과 PSNR을 비교한 결과 사람의 시각으로 거의 구별할 수 없는 작은 차이(0~0.83dB)가 나타남을 알 수 있었다. 본 연구에서 제안한 움직임 추정기의 하드웨어 크기는 기존 구조Ⅰ보다 38.3%, 기존 구조Ⅱ보다 30.7% 줄일 수 있었고, 메모리 크기는 기존 구조Ⅰ,Ⅱ보다 31.3% 줄일 수 있었다.

  • PDF

단순 퍼지 제어기법을 이용한 온실의 천창환기에 의한 냉방제어 (Cooling Control of Greenhouse Using Roof Window Ventilation by Simple Fuzzy Algorithm)

  • 민영봉;윤용철;허무룡;강동현;김현태
    • 농업생명과학연구
    • /
    • 제44권4호
    • /
    • pp.69-77
    • /
    • 2010
  • 온실의 환기제어시 외기온도와 풍속변화에 보다 유연하게 대처하면서 온실내 온도제어성능을 향상시키기 위해서 퍼지제어가 많이 이용되고 있지만, 제어로직이 복잡하여 대용량 메모리를 갖는 컨트롤러가 필요하다. 본 연구에서는 소용량의 마이크로 컨트롤러에서 프로그램이 가능한 단순퍼지제어 알고리즘을 개발하여 시험하였다. 개발한 단순퍼지 제어 알고리즘의 성능을 비교하기 위하여 기존의 스텝제어 알고리즘을 도입한 제어프로그램으로 온실의 천창환기에 의한 온도제어를 실시하여 두 알고리즘의 성능을 직접 비교하고, 또 PID 및 표준 퍼지제어 성능과는 기존의 연구 결과와 비교하여 상대적 성능을 평가하므로써 온실의 환기냉방제어의 유리한 제어기법을 확립할 수 있는 기초자료를 얻고자 수행하였다. 단순 퍼지제어에 의한 실내온도 최대 제어오차는 $1.2^{\circ}C$, 1시간동안의 평균환기창 적산열림량과 조작회수는 각각 84%, 13회로 나타났으며, 문헌조사에 의한 퍼지제어에서 각각 $1.3^{\circ}C$, 75% 및 12회에 비해 동등한 제어성능을 보였다. 본 연구에서 개발한 단순퍼지제어는 제어로직이 PID제어보다 단순함에도 불구하고 스텝제어와 PID제어보다 성능이 우수하고, 퍼지제어와 동등한 제어성능을 갖는 것으로 나타났다.

Effect of annealing pressure on the growth and electrical properties of $YMnO_3$ thin films deposited by MOCVD

  • Shin, Woong-Chul;Park, Kyu-Jeong;Yoon, Soon-Gil
    • Journal of Korean Vacuum Science & Technology
    • /
    • 제4권1호
    • /
    • pp.6-10
    • /
    • 2000
  • Ferroelectric YMnO$_3$ thin films were deposited on $Y_2$O$_3$/si(100) substrates by metalorganic chemical vapor deposition. The YMnO$_3$ thin films annealed in vacuum ambient (100 mTorr) above 75$0^{\circ}C$ show hexagonal structured YMnO$_3$. However, the film annealed in oxygen ambient shows poor crystallinity, and the second phase as $Y_2$O$_3$ and orthorhombic-YMnO$_3$ were shown. The annealing ambient and pressure on the crystallinity of YMnO$_3$ thin films is very important. The C-V characteristics have a hysteresis curve with a clockwise rotation, which indicates ferroelectric polarization switching behavior. When the gate voltage sweeps from +5 to 5 V, the memory window of the Pt/YMnO$_3$/Y$_2$O$_3$/Si gate capacitor annealed at 85$0^{\circ}C$ is 1.8 V. The typical leakage current densities of the films annealed in oxygen and vacuum ambient are about 10$^{-3}$ and 10$^{-7}$ A/cm$^2$ at applied voltage of 5 V.

  • PDF

Pt/$LiNbO_3$/AIN/Si(100) 구조의 전기적 특성 (Electrical Properties of Pt/$LiNbO_3$/AIN/Si(100) structures)

  • 정순원;정상현;인용일;김광호
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2001년도 하계학술대회 논문집
    • /
    • pp.58-61
    • /
    • 2001
  • Metal-insulator-semiconductor (MIS) C-V properties with high dielectric AIN thin films showed no hysteresis and good interface properties. The dielectric constant of the AIN film calculated from the capacitance at the accumulation region in the capacitance-voltage(C-V) characteristics was about 8. The C-V characteristics of MFIS capacitor showed a hysteresis loop due to the ferroelectric nature of the LiNbO$_3$ thin films. Typical dielectric constant value of LiNbO$_3$ film of MFIS device was about 23. The memory window width was about 1.2V at the gate voltage of $\pm$5 V ranges. Typical gate leakage current density of the MFIS structure was the order of 10$^{-9}$ A/cm$^2$ at the range of within $\pm$500 kV/cm. The ferroelectric capacitors showed no polarization degradation up to about 10$^{11}$ switching cycles when subjected to symmetric bipolar voltage pulse(peak-to-peak 8V, 50% duty cycle) in the 500kHz.

  • PDF

Fabrication of MFISFET Compatible with CMOS Process Using $SrBi_2Ta_2O_9$(SBT) Materials

  • You, In-Kyu;Lee, Won-Jae;Yang, Il-Suk;Yu, Byoung-Gon;Cho, Kyoung-Ik
    • Transactions on Electrical and Electronic Materials
    • /
    • 제1권1호
    • /
    • pp.40-44
    • /
    • 2000
  • Metal-ferroelectric-insulator-semoiconductor field effect transistor (MFISFETs) were fabricated using CMOS processes. The Pt/SBT/NO combined layers were etched for forming a conformal gate by using Ti/Cr metal masks and a two step etching method, By the method, we were able to fabricate a small-sized gate with the dimension of $16/4{\mu}textrm{m}$ in the width/length of gate. It has been chosen the non-self aligned source and drain implantation process, We have deposited inter-layer dielectrics(ILD) by low pressure chemical vapor deposition(LPCVD) at $380^{circ}C$ after etching the gate structure and the threshold voltage of p-channel MFISFETs were about 1.0 and -2.1V, respectively. It was also observed that the current difference between the $I_{ON}$(on current) and $I_{OFF}$(off current) that is very important in sensing margin, is more that 100 times in $I_{D}-V_{G}$ hysteresis curve.

  • PDF

Capacitance-voltage Characteristics of MOS Capacitors with Ge Nanocrystals Embedded in HfO2 Gate Material

  • Park, Byoung-Jun;Lee, Hye-Ryeong;Cho, Kyoung-Ah;Kim, Sang-Sig
    • 한국전기전자재료학회논문지
    • /
    • 제21권8호
    • /
    • pp.699-705
    • /
    • 2008
  • Capacitance versus voltage (C-V) characteristics of Ge-nanocrystal (NC)-embedded metal-oxide-semiconductor (MOS) capacitors with $HfO_2$ gate material were investigated in this work. The current versus voltage (I-V) curves obtained from Ge-NC-embedded MOS capacitors fabricated with the $NH_3$ annealed $HfO_2$ gate material reveal the reduction of leakage current, compared with those of MOS capacitors fabricated with the $O_2$ annealed $HfO_2$ gate material. The C-V curves of the Ge-NC-embedded MOS capacitor with $HfO_2$ gate material annealed in $NH_3$ ambient exhibit counterclockwise hysteresis loop of about 3.45 V memory window when bias voltage was varied from -10 to + 10 V. The observed hysteresis loop indicates the presence of charge storages in the Ge NCs caused by the Fowler-Nordheim (F-N) tunneling. In addition, capacitance versus time characteristics of Ge-NC-embedded MOS capacitors with $HfO_2$ gate material were analyzed to investigate their retention property.

그래픽스 프로세서의 기능적 설계 및 시뮬레이션 (Functional-Level Design and Simulation of a Graphics Processor)

  • 배성옥;이희철;경종민
    • 대한전자공학회논문지
    • /
    • 제25권10호
    • /
    • pp.1252-1262
    • /
    • 1988
  • 본 논문은 여러 가지 그래픽스 시스템에서 사용될 수 있는 GP(graphics & processor)의 기능적 설계와 검증에 대해 기술한다. GP는 두 부분으로 나뉘어지는데 하나는 CPU이고 다른 하나는 입출력 기능을 담당하는 부분이다. 그래픽스 명령어를 빨리 수행하기 위해 CPU는 특별한 연산기와 배럴 쉬프터 및 윈도우 비교기를 가지고 있으며 명령어를 미리 읽어오기 위한 FIFO도 가지고 있다. 입출력 부분은 GP의 국소 메모리를 구성하고 있는 VRAM과 DRAM을 제어하고, 모니터를 동작시키기 위한 신호들을 발생시키며 HP(host processor)와의 정보교환을 담당한다. CPU의 기능 검증은 Daisy 워크스테이션에서 행해졌으며 입출력 부분은 실리콘 컴파일러의 일종인 GENESIL을 사용하여 설계되었다.

  • PDF

센서태그 통합 데이터 필터링에 관한 연구 (Cooperative Data Stream Filtering for Sensor Tag)

  • 류승완;오슬기;박세권;오동옥
    • 한국통신학회논문지
    • /
    • 제36권8A호
    • /
    • pp.683-690
    • /
    • 2011
  • 센서 태그의 데이터는 태그 정보와 센싱 정보를 동시에 가지며 미들웨어 또는 상위 레벨에서의 필터링 및 가공이 필요하다는 특정을 가지고 있다. 기존의 필터링 알고리즘에서는 태그데이터와 센서 데이터를 각각 필터링하는 알고리즘이 주로 제안되었다. 그러나 센서 태그의 사용 요구는 점차 증가하고 있으며, 사용요구에 적합한 필터링을 위해서는 센싱 데이터와 RFID 데이터를 통합 처리할 수 있는 새로운 필터링 알고리즘이 필요하다. 본 논문에서 제안하는 필터링 알고리즘에서는 각 태그의 시간 축에 대한 필터링만을 고려하는 것이 아니라 공간적으로 근접한 태그의 데이터도 함께 고려하여 필터링하여 오류 및 이벤트 검출의 정확성을 향상시키고 데이터의 대표값 저장으로 데이터 저장에 필요한 비용을 감소시킬 수 있다.