• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.73-76
• /
• 2010

A two-facet approach was used to investigate the parametric performance of functional high-speed DDR3 (Double Data Rate) DRAM (Dynamic Random Access Memory) die placed in different types of BGA (Ball Grid Array) packages: wire-bonded BGA (FBGA, Fine Ball Grid Array), flip-chip (FCBGA) and lead-bonded $microBGA^{(R)}$. In the first section, packaged live DDR3 die were tested using automatic test equipment using high-resolution shmoo plots. It was found that the best timing and voltage margin was obtained using the lead-bonded microBGA, followed by the wire-bonded FBGA with the FCBGA exhibiting the worst performance of the three types tested. In particular the flip-chip packaged devices exhibited reduced operating voltage margin. In the second part of this work a test system was designed and constructed to mimic the electrical environment of the data bus in a PC's CPU-Memory subsystem that used a single DIMM (Dual In Line Memory Module) socket in point-to-point and point-to-two-point configurations. The emulation system was used to examine signal integrity for system-level operation at speeds in excess of 6 Gb/pin/sec in order to assess the frequency extensibility of the signal-carrying path of the microBGA considered for future high-speed DRAM packaging. The analyzed signal path was driven from either end of the data bus by a GaAs laser driver capable of operation beyond 10 GHz. Eye diagrams were measured using a high speed sampling oscilloscope with a pulse generator providing a pseudo-random bit sequence stimulus for the laser drivers. The memory controller was emulated using a circuit implemented on a BGA interposer employing the laser driver while the active DRAM was modeled using the same type of laser driver mounted to the DIMM module. A custom silicon loading die was designed and fabricated and placed into the microBGA packages that were attached to an instrumented DIMM module. It was found that 6.6 Gb/sec/pin operation appears feasible in both point to point and point to two point configurations when the input capacitance is limited to 2pF.

• 한국멀티미디어학회논문지
• /
• 제12권10호
• /
• pp.1374-1385
• /
• 2009

최근 CPU의 속도는 메모리의 속도에 비해 훨씬 빠르게 향상되었다. 따라서 주기억 장치의 접근이 주기억장치 데이터베이스 시스템의 성능에서 병목현상으로 나타나고 있다. 기억장치 접근 속도를 줄이기 위해 캐시메모리를 이용하지만, 캐시메모리는 요구되는 데이터가 캐시에서 찾을 수 있는 경우에만 기억장치 접근속도를 줄일 수 있다. 본 논문에서는 $CST^*$-트리라는 범위질의를 위한 새로운 캐시 적응 T-트리 색인구조를 제안한다. $CST^*$-트리는 색인 엔트리를 저장하지 않는 축소된 내부노드들을 캐시메모리에 올려 사용함으로써 캐시메모리의 활용도를 높인다. 그리고 인접한 단말노드들과 내부 색인노드들을 링크포인터를 통해 서로 연결함으로써 색인 엔트리들의 순차적 접근을 가능하도록 한다. 본 논문에서는 성능평가를 위한 비용 모델을 개발하고, 이를 이용하여 캐시미스 발생 횟수를 평가하였다. 그 결과 단일키 값 검색에서는 기존의 캐시만을 고려한 CST-트리에 비해 약 20~30%의 캐시미스 발생 횟수가 감소하였고, 범위질의에서는 기존의 범위질의만을 고려한 색인구조인 $T^*$-트리에 비해 약 10~20%의 캐시미스 발생 횟수가 감소하였다.

• 대한임베디드공학회논문지
• /
• 제11권2호
• /
• pp.67-78
• /
• 2016

The emerging Spin-Transfer Torque RAM (STT-RAM) is a promising component that can be used to improve the efficiency as a result of its high storage density and low leakage power. However, the state-of-the-art STT-RAM is not ready to replace SRAM technology due to the negative effect of its write operations. The write operations require longer latency and more power than the same operations in SRAM. Therefore, a hybrid cache with SRAM and STT-RAM technologies is proposed to obtain the benefits of STT-RAM while minimizing its negative effects by using SRAM. To efficiently use of the hybrid cache, it is important to place write intensive data onto the cache. Such data should be placed on SRAM to minimize the negative effect. Thus, we propose a technique that optimizes placement of data in main memory. It drives the proper combination of advantages and disadvantages for SRAM and STT-RAM in the hybrid cache. As a result of the proposed technique, write intensive data are loaded to SRAM and read intensive data are loaded to STT-RAM. In addition, our technique also optimizes temporal locality to minimize conflict misses. Therefore, it improves performance and energy consumption of the hybrid cache architecture in a certain range.

• 설비공학논문집
• /
• 제12권7호
• /
• pp.688-696
• /
• 2000

A scheme for fault detection on the subsystem level is presented. The method uses analytical redundancy and consists in generating residuals by comparing each measurement with an estimate computed from the reference models. In this study regression neural network models are used as reference models. The regression neural network is memory-based feed forward network that provides estimates of continuous variables. The simulation result demonstrated that the proposed method can effectively detect faults in an air handling unit(AHU). The results show that the regression models are accurate and reliable estimators of the highly nonlinear and complex AHU.

• 전기의세계
• /
• 제31권5호
• /
• pp.375-382
• /
• 1982

The optimum control of voltage and reactive power in large system requires large amounts of complicated calculation. If the large power system is controlled by the centralized control scheme, the necessary computing time, memory requirments and data transmission channels increase exponetially, and computer control of the system becomes difficult. Piecewise method which aims at the reduction of the difficulties of centralized control scheme is to decompose a large power system into several subsystems, each of which is controlled by a local computer and the control efforts of each subsystem are coordinated by a central computer. Unless sufficient coordination is made between subsystems, the control quality may become very poor. This paper describes how piecewise method can be applied in the optimal control of voltage and reactive power in large system, and presents effective calaulating algorithm for the solution of the problem. The numerical example for model system is presented here.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 춘계학술발표대회
• /
• pp.378-381
• /
• 2011

These days rapid improvement in Mobile phones and their multimedia limits made them powerful enough to manage complicated tasks. Image processing related support for mobile devices is extremely comprehensive in wireless telemedicine. A basic challenge is how to get best quality of image with the limited screen size and resources of mobile phones. This paper deals with image processing features (capturing rendering and zooming in and out) of Mobile Media API and Advanced Multimedia Supplements (MMAPI and AMS) developed for Mobile Java Platform and customized algorithm is designed to keep all image task cost efficient by using minimum device resources and memory. This scenario is driven by the need for evaluation of a distant patient that cannot be moved to the expert.

• 정보과학회 논문지
• /
• 제42권2호
• /
• pp.169-176
• /
• 2015

최근 데이터베이스 관리 시스템에서는 이중 쓰기 버퍼 기법의 단점을 보완할 수 있는 원자성 쓰기 기법이 제시되었다. 원자성 쓰기 기법을 지원하기 위해서는 파일시스템과 I/O 스케줄러 등의 I/O 서브시스템과 SSD의 원자성 쓰기의 보장이 필요하다. 본 연구에서는 MariaDB의 데이터 쓰기의 기본 단위를 사용하여, 쓰기 단위 연속 블록 할당 기법, 플래그 전달을 통한 I/O 명령 병합 방지 기법, 원자성 쓰기를 지원하는 SSD를 통해 MariaDB의 원자성 쓰기를 지원하는 연구를 진행하였다. Tpcc-mysql와 SysBench를 사용하여 MariaDB에 제안된 기법을 적용한 결과, 원자성 쓰기 기법의 성능을 평가한 결과, 데이터베이스의 처리량이 이중 쓰기 버퍼 기법을 사용한 MariaDB 대비 약 40%~50% 향상된 것을 확인하였다.

• 한국공간정보시스템학회 논문지
• /
• 제7권2호
• /
• pp.47-56
• /
• 2005

최근 이동 컴퓨팅 기술과 무선 측위 기술이 급속도로 발전하고 무선 인터넷이 보편화됨에 따라 이동체의 위치 정보를 활용하는 위치 기반 서비스(LBS: Location Based Service)가 다양한 분야에서 제공되고 있다. 위치 기반 서비스를 제공하기 위해서는 이동체의 위치 정보를 주기적으로 저장하는 위치 데이타 서버가 필요하다. 기존에는 이동체의 위치 데이타를 저장하기 위해서 GIS 서버를 사용해 왔다. 하지만 GIS 서버는 정적 데이타를 기반으로 설계되었기 때문에 이동체의 위치 데이타를 저장하는데 적합하지 않다. 따라서, 본 논문에서는 이동체의 위치 데이타를 관리하기 위해 제안된 클러스터 기반 분산 컴퓨팅 구조를 갖는 GALIS(Gracefully Aging Location Information System) 아키텍처의 서브 시스템인 SLDS(Short-term Location Data Subsystem)를 확장하여 실시간 위치 기반 서비스를 위한 확장 SLDS를 설계 및 구현하였다. 확장 SLDS는 TMO(Time-triggered Message-triggered Object) 프로그래밍 기법을 이용하여 위치 데이타 처리의 실시간성을 보장하며, 이동체 데이타를 다수의 노드에 적절히 분산시킴으로써 대용량 위치 데이타를 효율적으로 관리할 수 있다. 그리고, 메인메모리에서 위치 데이타를 관리하기 때문에 검색 및 갱신 오버헤드가 적다. 또한, 실험을 통하여 확장 SLDS는 기존에 제시된 SLDS 보다 더 효율적인 저장과 부하 분산을 수행한다는 것을 확인하였다.

• 인지과학
• /
• 제18권2호
• /
• pp.159-178
• /
• 2007

Lee와 Kang (2002)은 이중과제 수행동안 음운회로의 시연이 곱셈 수행을 유의하게 지연시키지만 뺄셈의 수행을 지연시키지는 못함을 보여주었다. 반면 심상을 유지하는 것은 뺄셈 수행을 지연시키지만 곱셈의 수행에는 영향을 미치지 않았다. 이 결과는 산술연산이 작업기억의 하부체계 특정적인 방식으로 관련있음을 보여준다. 본 연구의 목적은 기능자기공명영상기법을 이용하여 Lee와 Kang이 얻은 결과의 신경기반을 검토하는 것이었다. 이 목적을 위해 억제를 요구하는 이중과제 조건과 억제를 요구하지 않는 이중과제 조건에서의 뇌활성화 양상을 비교하였다. 두 조건이 모두 이중과제 조건이었음에도 불구하고 간섭조건이 비간섭조건에 비해 더 활성화되는 영역들이 관찰되었다. 더 중요한 사실은 음운억제조건에서 우측 하전회(inferior frontal gyrus), 좌측 각회(angular gyrus), 그리고 하정소엽(inferior parietal lobule) 등의 영역이 활성화 된 것에 비해, 시각억제조건에서 활성화된 영역은 우측 상측두회(superior temporal gyrus)와 전대상회 (anterior cingulate gyrus)였다 억제조건에서의 결과와 달리 음운 비억제 조건에서 활성화된 영역은 우내측 전두회 (medial frontal gyrus), 좌측 중전두회 (niddle frontal gyrus)와 양측의 내측전두회 (medial frontal gyrus)였으며, 시각 비억제 조건에서는 전대상회, 그리고 해마이랑(parahippocampal gyrus)의 영역이 활성화되었다. 이러한 결과는 처리 부호를 공유할 때 야기되는 간섭을 억제하는 것의 신경기반이 과제의 양상에 의존적임을 보여준다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권11호
• /
• pp.527-539
• /
• 2008

본 논문은 큐잉 이론을 이용한 멀티 프로세서 시스템-온-칩(MPSoC)의 버스 매트릭스 기반 통신 구조에 대한 성능 예측 기법을 제안한다. 버스 매트릭스 기반 통신 구조는 다양한 설계 인자를 가지고 있어 이에 대한 성능 최적화는 방대한 설계 공간의 탐색을 필요로 하지만, 현재 널리 사용되고 있는 시뮬레이션에 기반한 방법은 많은 시간을 요하기 때문에 점점 짧아지고 있는 시장 적기 출하(time-to-market) 제약 조건을 만족하기 어렵다. 이러한 문제를 해결하기 위하여 본 논문에서는 시뮬레이션보다 훨씬 빠르면서 정확하게 성능을 예측할 수 있는 기법을 개발하였다. 제안한 성능 분석 기법은 고성능의 버스 매트릭스를 위해 사용되는 버스 프로토콜인 multiple outstanding transaction을 고려한다. 또한 지수 분포(exponential distribution)를 이용하여 비현실적으로 메모리 시스템을 모델하였던 기존의 연구들과 달리 실제적인 메모리 시스템 모델을 위하여 일반 분포(general distribution)를 이용하였다. 제안한 성능 예측 기법의 정확도 및 효율성을 검증하기 위하여 무작위로 생성된 버스 트랜잭션들과 4-채널 DVR 예제에 적용하였을 때, 사이클 단위의 정확도를 갖는 시뮬레이션과 비교하여 $10^5$배 이상 빠르면서 평균 94% 이상의 정확도를 갖는 것으로 분석되었다.