• 전자공학회논문지CI
• /
• 제45권3호
• /
• pp.142-148
• /
• 2008

복호된 영상의 블록 경계에서 발생하는 왜곡을 보정하기 위해 사용된 H.264/AVC 표준의 디블록킹 필터는 개선된 품질의 영상을 제공하지만, 이에 사용되는 복잡한 필터링 연산은 복호기의 처리 시간을 지연시키는 주된 요인이 되고 있다. 본 논문에서는 이러한 필터링 연산을 더 빠르게 수행할 수 있는 명령어를 제안하고 ASIP을 구성하여 디블록킹 필터를 가속하였다. LISA를 이용하여 MIPS 기반의 기준 프로세서를 설계하고 디블록킹 필터 모델을 시뮬레이션하여 제안하는 명령어 적용에 따른 실행 사이클의 성능 향상을 비교하였으며, 설계된 기준 프로세서를 CoWare의 Processor Designer를 통해 HDL을 생성하고 Synopsys의 Design Compiler를 이용하여 TSMC 0.25um 공정으로 합성하고 제안하는 명령어를 추가할 경우에 대해 면적 및 동작 지연시간 등을 비교하였다. 합성 결과, 제안하는 명령어 셋을 적용함에 따라 면적 및 동작 지연시간에서 각각 7.5%와 3.2%의 증가를 보였으며, 이로 인해 실행 사이클 면에서는 평균 18.18%의 성능 향상을 보였다.

• 한국콘텐츠학회논문지
• /
• 제8권6호
• /
• pp.74-81
• /
• 2008

단백질 상호작용 네트워크는 허브(hub)라 할 수 있는 상호작용 수가 많은 소수의 단백질과 상호작용수가 적은 다수의 단백질들로 구성된다. 최근 들어 여러 연구들에서 허브 단백질이 비 허브(non-hub) 단백질보다 상호작용 네트워크에 필수적인 단백질일 가능성이 높다고 보고되고 있다. 이러한 현상을 중심-치명 룰(centrality-lethality rule)이라 하는데, 이는 복잡계 네트워크에서 허브단백질의 중요성 및 네트워크 구조의 중요성을 설명하기 위한 방법으로 폭넓게 신뢰받고 있다. 이에 본 논문에서는 중심-치명 룰이 항상 옳게 적용되는지를 확인하기 위해 Uetz, Ito, MIPS, DIP, SGD, BioGRID와 같은 효모에 관한 공개된 모든 단백질 상호작용 데이터베이스들을 분석하였다. 흥미롭게도, 상호작용 데이터가 적은 데이터베이스들(Uetz, Ito, DIP)에서는 중심-치명 룰을 잘 나타냈지만 상호작용 데이터가 대용량인 데이터 베이스들(SGD, BioGRID)에서는 중심-치명 룰이 잘 맞지 않음을 확인하였다. 이에 따라 SGD와 BioGRID 데이터베이스로 부터 얻은 상호작용 네트워크의 특징을 분석하고 DIP 데이터베이스의 상호작용 네트워크와 비교하였다.

• 한국콘텐츠학회논문지
• /
• 제9권5호
• /
• pp.332-336
• /
• 2009

유전체 분석에서 중요한 부분 중 하나는 기능이 알려지지 않은 미지 단백질에 대한 기능 예측이다. 단백질-단백질 상호작용 네트워크를 분석하는 것은 미지 단백질에 대한 기능을 보다 쉽게 예측할 수 있게 한다. 단백질-단백질 상호작용 네트워크로부터 미지 단백질의 기능을 예측하기 위한 다양한 연구들이 시도되어 왔다. 카이-제곱(Chi-square) 방식은 단백질-단백질 상호작용 네트워크를 통해 기능을 예측하고자 하는 연구 중 대표적인 방식이다. 하지만 카이-제곱 방식은 네트워크의 토폴로지를 반영하지 않아 네트워크 크기에 따라 예측의 정확성이 떨어지는 문제점이 있다. 따라서 본 논문에서는 카이-제곱 방식을 보완하여 정확성을 높인 새로운 기능 예측 방법을 제안한다 이를 위해 MIPS, DIP 그리고 SGD와 같은 공개된 단백질 상호작용 데이터베이스들로부터 데이터를 수집하여 분석하였다. 그리고 제안된 방식의 우수성을 입증하기 위해 각 데이터베이스들에 대해 카이-제곱방식과 제안하는 보완된 카이-제곱(Modified Chi-square)방식으로 예측해보고 이들의 정확성을 평가하였다.

• 한국콘텐츠학회논문지
• /
• 제8권1호
• /
• pp.259-271
• /
• 2008

본 논문에서는 단백질-단백질 상호작용과 도메인 분석을 통해 기능이 알려지지 않은 미지 단백질의 기능을 예측할 수 있는 알고리즘을 제안한다. 먼저 MIPS 데이터베이스로부터 효모에 대한 단백질-단백질 상호작용(PPI) 네트러크를 구축한다. 구축된 PPI 네트워크는(단백질 3,637개, 상호작용 10,391개) 많은 상호작용을 갖는 소수의 단백질들을 갖으면서 단백질 클러스터의 고유한 모듈성을 보이는 스케일 프리 네트워크와 계층적 네트워크의 특성을 보인다 단백질-단백질 상호작용 데이터베이스는 Y2보(Yeast Two Hybrid) 실험 등으로 얻어졌기 때문에 부정확한 데이터를 포함하고 있다. 따라서 본 논문에서는 세포상의 localization을 고려하여 부정확한 데이터를 정제하여 PPI 네트워크를 재구축한다. 그리고 허브 단백질과 네트워크 구조를 분석하여 네트워크로부터 구조적 모듈을 발견하고 이를 정의한다. 또한 이러한 구조적 모듈로부터 단백질의 도메인을 분석하여 기능적 모듈을 밝히고, 높은 확실성을 가지는 기능적 모듈을 기반으로 미지 단백질에 대한 기능을 예측한다.

• 한국멀티미디어학회논문지
• /
• 제13권7호
• /
• pp.1076-1087
• /
• 2010

특정 응응 분야를 위해 개발된 임베디드 프로세서의 진화 및 새로운 출현과 더불어 이를 지원할 수 있는 소프트웨어 개발 환경에 관한 연구와 상용화 시도가 활성화되고 있다. 재목적성(retargetability)은 프로세서나 메모리에 대한 아키텍처 정보를 아키텍처 기술 언어(ADL)로 기술하여 컴파일러, 시뮬레이터, 어셈블러, 프로파일러, 디버거 등과 같은 소프트웨어 개발 도구를 생성하는데 이용된다. EXPRESSION ADL은 아키텍처 모델링, 소프트웨어 개발 도구 생성, 빠른 프로토타입핑, 아키텍처에 대한 설계 탐색과 SoC에 대한 기능적인 검증을 위해 개발된 ADL로서 프로세서 코어, 코프로세서, 메모리 등으로 구성된 소프트웨어적인 아키텍처를 구조와 동작 정보를 혼합하여 자연스럽게 모델링하였다. 이 논문에서는 EXPRESSION ADL을 기반으로 ADL의 작성 편리성, 확장성을 높이기 위해 클래스 기반 ADL을 설계하고 문법의 타당성을 검증하였다. 이를 위해, 6개의 핵심 클래스를 정의하고 MIPS R4000에 대한 ADL을 표현으로부터 EXPRESSION과 동일한 컴파일러, 시뮬레이터를 생성하였다.

• 한국음향학회지
• /
• 제19권4호
• /
• pp.45-51
• /
• 2000

본 논문에서는 16 비트 고정 소수점 DSP(Digital Signal Processor)를 사용하여 다채널 G.729A 음성 부호화기를 실시간 구현하였으며, 실제로 음성 사서함 서비스(Voice Mailing Service: VMS) 시스템에 응용하였다. DSP는 TI(Texas Instruments)사의 TMS320C549 칩을 사용하였으며, 구현된 G.729A음성 부호화기는 채널 당 부호화기에 14.5 MIPS를, 복호화기에 3.6 MIPS를 소요하였으며, 메모리는 코드 부분에 9.88 K 워드, 데이터 부분에 1.69 K 워드를 필요로 하였다. 결과적으로 개발된 VMS 시스템에는 두 개의 DSP를 사용하여 DSP 당 4 채널씩 총 8 채널을 수용하였다. 실험 결과, 구현된 다채널 부호화기는 ITU-T에서 제공된 테스트 벡터 샘플을 모두 통과하는 일관된 성능을 보였다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1211-1217
• /
• 2005

Embedded system은 소수의 System-On-Chip (SOC)으로 대부분의 기능이 구현되어지는 추세이며, 이러한 SOC의 구조는 대체로 RISC 기반의 내장 마이크로프로세서를 중심으로 발전해 왔다. 하지만 RISC 기반의 ARM, MIPS등의 범용 프로세서들은 점차 그 필요성이 커지고 있는 네트워크 기능과 멀티미디어 처리 기능 등에 대해서는 많은 고려 없이 설계된 프로세서들이다. 소규모 사업자 및 개인 사용자를 위한 네트워크 기기의 경우는 가격대비 성능이 우수한 제품이 시장을 차지하는데 유리하므로, 지금까지 대부분의 경우에서 전용 하드웨어를 사용하지 않고, PHY와 MAC layer 일부의 기본적인 기능을 제외한 나머지 네트워크 기능을 모두 상기한 내장 마이크로프로세서로 처리하고 있다. VDSL, FTTH과 같이 고속 인터넷을 가능하게 하는 기술이 발전함에 따라, 기존의 범용 프로세서에 기반을 둔 네트워크 기기는 빠른 속도로 그 성능의 한계에 다다르고 있다. 이는 단순히 프로세서의 동작 속도를 높이는 것으로 해결할 수 있는 문제가 아닌 것으로 보이며, 네트워크 프로토콜의 처리에 최적화 되어 있지 않은 범용 프로세서의 사용에 근본적인 문제점이 있다고 하겠다. 본 연구를 통하여 네트워크 기능 수행에 효율적인 네트워크 프로세서를 설계하고 이를 Home gateway용 SOC에 내장하고 성능을 측정하여 그 상용화 가능성을 타진한다.

• 전력전자학회논문지
• /
• 제6권2호
• /
• pp.202-208
• /
• 2001

스위치드 리럭턴스 모터(Switched Relutance Motor : 이하 SRM)는 이중 돌극형으로 되어있으며, 상권선은 고정자만 사용한다. 다른 어느 전동기보다도 간단한 구조를 가지고 있어 제작단가가 저렴하고, 기계적으로 견고하며, 고온 등의 열악한 환경에서도 신뢰성이 높으며, 브러쉬 등이 없어 유지비가 거의 들지 않는 장점을 지니고 있다. 그러나 SRM은 상여자를 위하여 회전자의 위치정보를 알아야하므로 위치 검출기가 필요하고, 정속도 운전을 위하여 타코 발전기나 엔코더가 부가적으로 필요하다. 그러나 본 논문에서는 회전자의 속도측정을 얻기 위하여 고가의 엔코더를 사용하지 않고, 단지 간단한 슬롯 디스크로부터 위치를 검출하여 속도를 추정할 수 있는 알고리즘을 제시하고 개발하였다. 속도 추정 알고리즘을 적용한 가변속 디지털 제어시스템을 구현하기 위하여 TI사의 TMS320F240-20MIPS 고정 소수점 연산용 프로세서를 사용하였다. 개발한 시스템을 실험한 결과 넓은 범위에 걸쳐 속도제어가 가능하였고, 단일 펄스모드, 하드 쵸핑모드 및 소프트 쵸핑모드 뿐만 아니라, 전류제어 동작모드에서 가변속 제어가 가능하였다. 그리고 어드밴스각 제어가 가능하였다.

• 한국통신학회논문지
• /
• 제36권1B호
• /
• pp.71-79
• /
• 2011

본 논문은 어플리케이션에 최적화된 임베디드 시스템 설계에 있어 효율적인 설계 공간을 탐색할 수 있도록 머신 기술 언어를 기반으로 한 컴파일드 코드 방식 시뮬레이터 생성 시스템을 제안한다. 제안된 시스템 event-driven 시뮬레이션의 융통성을 유지하면서 많은 시뮬레이션 시간을 소요하는 인스트럭션 펫치와 디코딩 과정을 정적으로 결정하여 빠른 수행시간을 갖는 컴파일드 코드 방식 시뮬레이터를 생성한다. 생성된 시뮬레이터는 임베디드 코어의 성능 측정을 위한 사이클 수준과 인스트럭션 수준의 시뮬레이션을 가진다. 구축된 컴파일드 코드 방식 시뮬레이터 생성기의 효율성을 확인하기 위해 JPEG 인코더 어플리케이션에 대한 아키텍처 탐색을 수행하였다. 제안된 시스템은 MIPS R3000 프로세서의 초기 임베디드 코어로 시작하여 어플리케이션에 최적화된 임베디드 코어를 얻어내었다. 이 과정에서 많은 시뮬레이션 시간이 요구되었다. 사이클 수준 컴파일드 코드 빙식 시뮬레이터는 event-driven 시뮬레이션의 정확성을 가지며 평균 21.7%의 향상된 시뮬레이션의 수행 속도를 보인다.

• 한국통신학회논문지
• /
• 제34권9B호
• /
• pp.939-946
• /
• 2009

본 논문에선 기계 기술 언어(machine descriptions language)인 LISA(Language for Instruction Set Architecture)를 통하여 시뮬레이션 모델로 설계한 새로운 네트워크 ASIP(Application Specific Instruction-set Processor)을 제안한다. 제안한 네트워크 ASIP은 라우터(router)에서 패킷 프로세싱을 담당하는 전용엔진을 목적으로 설계되었다. 이를 위해 MIPS(Microprocessor without Interlock Pipeline Stages) 아키텍처를 기반으로 한 일반적인 ASIP에 패킷을 빠른 속도로 처리하기 위해 필요한 새로운 명령어 셋을 추가하였다. 새로 추가된 명령어 셋은 "classification" 명령어 그룹과 "modification" 명령어 그룹으로 나눌 수 있으며, 각 그룹은 실행 단계(execution stage)에 위치한 각각의 기능 유닛(function unit)에 의해서 처리된다. 그리고 각각의 기능 유닛은 Verilog HDL을 통해 면적과 속도 측면에서 최적화하였으며, 이를 합성하여 면적과 동작 지연시간을 비교하였다. 또한 CKF(Compiler Known Function)을 이용하여 C 언어 레벨의 매크로 함수에 할당하였으며, 어플리케이션 프로그램에 대한 실행 싸이클을 비교 분석하여 성능 향상을 확인하였다.