• 제목/요약/키워드: MAP Decoder

검색결과 88건 처리시간 0.028초

반복 복호를 이용한 직렬 연쇄 시.공간 부호 (Serially Concatenated Space-Time Code using Iterative Decoding)

  • 김웅곤;구본진;양하영;강창언;홍대식
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.83-86
    • /
    • 1999
  • In this paper, a serially concatenated space-time code (SCSTC) with bandwidth efficiency and high data rate is studied. The suggested SCSTC is composed of space-time code, the convolutional code and Interleaver. The SCSTC has a very high BER performance than the conventional space-time code. The BER performance of the suggested SCSTC can be proven by using computer simulation through the iterative decoding method. The first decoder uses Symbol-MAP algorithm and the second decoder uses Bit-MAP algorithm for decoding tile information bits. The simulation results show the performance of the suggested SCSTC is better than the conventional Space-Time Code.

  • PDF

Subsidiary Maximum Likelihood Iterative Decoding Based on Extrinsic Information

  • Yang, Fengfan;Le-Ngoc, Tho
    • Journal of Communications and Networks
    • /
    • 제9권1호
    • /
    • pp.1-10
    • /
    • 2007
  • This paper proposes a multimodal generalized Gaussian distribution (MGGD) to effectively model the varying statistical properties of the extrinsic information. A subsidiary maximum likelihood decoding (MLD) algorithm is subsequently developed to dynamically select the most suitable MGGD parameters to be used in the component maximum a posteriori (MAP) decoders at each decoding iteration to derive the more reliable metrics performance enhancement. Simulation results show that, for a wide range of block lengths, the proposed approach can enhance the overall turbo decoding performance for both parallel and serially concatenated codes in additive white Gaussian noise (AWGN), Rician, and Rayleigh fading channels.

무선통신채널에서 효과적으로 감소된 복잡도를 갖는 Turbo Trellis Coded Modulation 구조 연구 (A Study on the Structure of Turbo Trellis Coded Modulation with an Effectively Reduced Complexity in Wireless Communication Channel)

  • 김정수
    • 한국산학기술학회논문지
    • /
    • 제5권5호
    • /
    • pp.409-412
    • /
    • 2004
  • 본 논문에서는 감소된 복잡도를 가진 Turbo TCM(Turbo Trellis Coded Modulation) 구조를 제안하고 그 성능을 분석한다. Turbo Codes와 대역폭 효율을 증대시키기 위한 변조기술을 적용한 부호화기를 구성하고 수신기에서는 이진 Turbo Codes와 유사한 형태지만 다소 상이한 심벌 대 심벌 MAP 반복복호를 사용한다. 반복복호에 따른 성능 분석을 했으며 제안된 구조는 Gray mapping을 이용한 Turbo Codes와 비교한 결과 $BER=10^{-2}$인 경우 약 2.5dB 우수한 이득을 얻음을 알 수 있다.

  • PDF

Max-Log-MAP 방식을 이용한 M-ary QAM Demapper의 성능 (Performance of M-ary QAM demapper with Max-Log-MAP)

  • 이상근;이윤현
    • 한국정보통신학회논문지
    • /
    • 제10권1호
    • /
    • pp.36-41
    • /
    • 2006
  • 본 논문에서는 Max-Log-MAP 방식을 이용하여 M-ary QAM Demapper를 구성하고 이 출력을 터보 복호기에 입력시켜 반복 복호 결과를 보인다. Demapper는 일반적으로 널리 사용되는 Max-Log-MAP 방식과 이 방식의 구현 복잡도를 줄인 근사형 수식을 이용하고 실제 설계 방안도 제시한다. 컴퓨터 시뮬레이션 결과 Max-Log-MAP 방식에 비해 근사형 방식은 성능의 저하를 보이지만 설계 복잡도가 낮은 장점을 가지고 있다.

A 18-Mbp/s, 8-State, High-Speed Turbo Decoder

  • Jung Ji-Won;Kim Min-Hyuk;Jeong Jin-Hee
    • Journal of electromagnetic engineering and science
    • /
    • 제6권3호
    • /
    • pp.147-154
    • /
    • 2006
  • In this paper, we propose and present implementation results of a high-speed turbo decoding algorithm. The latency caused by (de) interleaving and iterative decoding in a conventional maximum a posteriori(MAP) turbo decoder can be dramatically reduced with the proposed design. The source of the latency reduction is come from the combination of the radix-4, dual-path processing, parallel decoding, and rearly-stop algorithms. This reduced latency enables the use of the turbo decoder as a forward error correction scheme in real-time wireless communication services. The proposed scheme results in a slight degradation in bit-error rate(BER) performance for large block sizes because the effective interleaver size in a radix-4 implementation is reduced to half, relative to the conventional method. Fixed on the parameters of N=212, iteration=3, 8-states, 3 iterations, and QPSK modulation scheme, we designed the adaptive high-speed turbo decoder using the Xilinx chip (VIRTEX2P (XC2VP30-5FG676)) with the speed of 17.78 Mb/s. From the results, we confirmed that the decoding speed of the proposed decoder is faster than conventional algorithms by 8 times.

다중 사용자 CDMA 통신 시스템에서 MAP 알고리즘 기법을 사용한 인터리버 설계 (Design of Interleaver using the MAP Algorithm Scheme in the Multi-User CDMA Communication System)

  • 김동옥;오정균
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2005년도 하계학술대회
    • /
    • pp.417-421
    • /
    • 2005
  • In the recent digital communication systems, the performance of Turbo Code using the error correction coding depends on the interleaver influencing the free distance determination and the recursive decoding algorithms that is executed in the turbo decoder. However, performance depends on the interleaver depth that needs many delays over the reception process. Moreover, turbo code has been known as the robust coding methods with the confidence over the fading channel. International Telecommunication Union(ITU) has recently adopted it as the standardization of the channel coding over the third generation mobile communications(IMT-2000). Therefore, in this paper, we proposed the interleaver that has the better performance than existing block interleaver, and modified turbo decoder that has the parallel concatenated structure using MAP algorithm. In the real-time voice and video service over third generation mobile communications, the performance of the proposed two methods was analyzed and compared with the existing methods by computer simulation in terms of reduced decoding delay using the variable decoding method over AWGN and fading channels for CDMA environments.

  • PDF

터보 복호를 위한 슬라이딩 윈도우 방식을 적용한 MAP 구조에 관한 연구 (A Study of MAP Architecture Adopting the Sliding Window Method for Turbo Decoding)

  • 최광석
    • 한국통신학회논문지
    • /
    • 제32권5A호
    • /
    • pp.426-432
    • /
    • 2007
  • 터보 복호를 위한 MAP(Maximum A Posteriori) 알고리즘을 슬라이딩 윈도우 방식으로 설계하고 구현하였다. 먼저, 구현하는데 필요한 논쟁점들 즉, 슬라이딩 윈도우의 길이 및 상태 메트릭의 정규화 방식 등이 논의되고 그들의 최적 값을 모의실험을 통하여 얻었다. 또, 가지 메트릭 계산기를 포함한 복호기의 모든 구성요소의 회로가 제출되었다. 제안된 MAP구조는 버퍼 제어를 간단히 하여 슬라이딩 윈도우 크기 즉, 부-프레임 길이의 변경에 따라 쉽게 재설계 될 수 있다.

딥러닝 기반의 Semantic Segmentation을 위한 DeepLabv3+에서 강조 기법에 관한 연구 (A Study on Attention Mechanism in DeepLabv3+ for Deep Learning-based Semantic Segmentation)

  • 신석용;이상훈;한현호
    • 한국융합학회논문지
    • /
    • 제12권10호
    • /
    • pp.55-61
    • /
    • 2021
  • 본 논문에서는 정밀한 semantic segmentation을 위해 강조 기법을 활용한 DeepLabv3+ 기반의 인코더-디코더 모델을 제안하였다. DeepLabv3+는 딥러닝 기반 semantic segmentation 방법이며 자율주행 자동차, 적외선 이미지 분석 등의 응용 분야에서 주로 사용된다. 기존 DeepLabv3+는 디코더 부분에서 인코더의 중간 특징맵 활용이 적어 복원 과정에서 손실이 발생한다. 이러한 복원 손실은 분할 정확도를 감소시키는 문제를 초래한다. 따라서 제안하는 방법은 하나의 중간 특징맵을 추가로 활용하여 복원 손실을 최소화하였다. 또한, 추가 중간 특징맵을 효과적으로 활용하기 위해 작은 크기의 특징맵부터 계층적으로 융합하였다. 마지막으로, 디코더에 강조 기법을 적용하여 디코더의 중간 특징맵 융합 능력을 극대화하였다. 본 논문은 거리 영상 분할연구에 공통으로 사용되는 Cityscapes 데이터셋에서 제안하는 방법을 평가하였다. 실험 결과는 제안하는 방법이 기존 DeepLabv3+와 비교하여 향상된 분할 결과를 보였다. 이를 통해 제안하는 방법은 높은 정확도가 필요한 응용 분야에서 활용될 수 있다.

An FPGA Design of High-Speed Turbo Decoder

  • Jung Ji-Won;Jung Jin-Hee;Choi Duk-Gun;Lee In-Ki
    • 한국통신학회논문지
    • /
    • 제30권6C호
    • /
    • pp.450-456
    • /
    • 2005
  • In this paper, we propose a high-speed turbo decoding algorithm and present results of its implementation. The latency caused by (de)interleaving and iterative decoding in conventional MAP turbo decoder can be dramatically reduced with the proposed scheme. The main cause of the time reduction is to use radix-4, center to top, and parallel decoding algorithm. The reduced latency makes it possible to use turbo decoder as a FEC scheme in the real-time wireless communication services. However the proposed scheme costs slight degradation in BER performance because the effective interleaver size in radix-4 is reduced to an half of that in conventional method. To ensure the time reduction, we implemented the proposed scheme on a FPGA chip and compared with conventional one in terms of decoding speed. The decoding speed of the proposed scheme is faster than conventional one at least by 5 times for a single iteration of turbo decoding.

Turbo 복호기 CPLD 구현 (A CPLD Implementation of Turbo Decoder)

  • 김상훈;김상명;황원철;정지원
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2000년도 춘계종합학술대회
    • /
    • pp.438-441
    • /
    • 2000
  • 본 논문에서는 Shannon's Limit 보다 근접한 성능을 나타낼 수 있는 Turbo 부호의 기본 이론과 MAP, Log-MAP 복호알고리즘을 정리하고, 이를 바탕으로 VHDL(Very high speed integrated circuit Hardware Description Language)를 이용하여 Log-MAP Turbo 복호기를 ALTERA 사의 FLEX10k100 CPLD(Complex Programmable Logic Device)에 구현하였다.

  • PDF