• 대한전자공학회논문지SP
• /
• 제42권2호
• /
• pp.131-142
• /
• 2005

현재 개발된 4 kbit/s이하의 저 전송율 음성부호화 시스템은 STC(Sinusoidal Transform Coding)나 MBE (Multi-band Excitation Coding)에 바탕을 두고 있다. 이러한 저 전송율 부호화기들은 대표적인 전이구간 신호인 유성음의 시작점과 끝점에서의 혼합신호(onset signal, offset signal), 비주기적인 신호(non-period signal) 등은 정확히 표현하지 못하기 때문에 자연스런 음질을 만들어 내지 못한다. 본 논문에서는 유성음에는 하모닉 모델, 무성음에서는 스토케스틱 모델, 전이구간에는 하모닉 기반의 비주기적인 펄스의 위치를 추적하는 방식을 사용하여 효과적으로 전이구간을 모델링 하는 방법과 2.4 kbit/s 다중모드 부호화방법을 제안한다. 제안한 방법은 원본신호에서 선형예측 부호화 방법으로 추출된 잔여신호를 신호의 성격에 따라 모델을 달리하는 방법이며, 자각의 신호의 성격에 따라 좋은 성능을 나타내는 모델을 사용하였다. 또한 효율적인 전이구간 모델링 방법의 도입으로 저 전송율에서 CELP(Code Excitation Linear Predictive) 부호화 방식에 의해 시간축에서 합성되는 여기신호와 선형위상을 이용한 하모닉 부호화 방식에 의해 주파수축에서 합성되는 여기신호를 효율적으로 결합이 가능하다는 것이 제안된 2.4 kbit/s 다중모드 부호화기의 장점이다. 제안된 방법의 2.4kbit/s 다중모드 부호화기는 미국 연방 표준부호화기인 2.4 kbit/s MELP(Mixed Excitation Linear Prediction) 부호화기보다 더 좋은 성능을 나타낸다.

• 한국정보통신학회논문지
• /
• 제8권4호
• /
• pp.906-911
• /
• 2004

본 논문에서는 FMCW레이더 시스템에서 안정된 소스원으로 사용할 수 있는 전압제어 유전체 공진 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도의 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q같이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 하모닉 발란시스 시뮬레이션을 사용하였다. 제작된 전압제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.05GHz에서 2.22㏈m 출력 파워와 -30㏈c의 고조파 억압과 중심 주파수 100KHz offest에서 -130㏈c의 매우 좋은 위상잡음 특성을 얻었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 가변 범위는 중심 주파수에서 $\pm$18.7MHz를 얻었다. 제작된 VCDRO는 FMCW의 국부 발진기로 이용될 수 본 논문에서는 FMCW레이더 시스템에서 안정된 소스원으로 사용할 수 있는 전압제어 유전체 공진 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도의 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q같이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 하모닉 발란시스 시뮬레이션을 사용하였다. 제작된 전압제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.05GHz에서 2.22㏈m 출력 파워와 -30㏈c의 고조파 억압과 중심 주파수 100KHz offest에서 -130㏈c의 매우 좋은 위상잡음 특성을 얻었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 가변 범위는 중심 주파수에서 $\pm$18.7MHz를 얻었다. 제작된 VCDRO는 FMCW의 국부 발진기로 이용될 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제39A권5호
• /
• pp.258-270
• /
• 2014

본 논문에서는 다중 사용자 간 시간 동기 오차에 강인한 상향링크 OFDMA (Orthogonal Frequency Division Multiple Access) 두 기법, 즉, ZCZ (Zero Correlation Zone) 코드 시간축 확산 OFDMA 기법과 시간동기오차에 강한 SC-FDMA (Single Carrier Frequency Division Mmultiple Access)기법의 채널용량을 비교한다. 보다 현실적인 성능을 비교하기 위해 사용자 간 시간 동기 오차 뿐 아니라 상향링크 OFDMA 신호 생성의 가장 큰 이슈인 PAPR (Peak-to-Average Power Ratio)에 의한 신호의 왜곡효과도 함께 고려한다. 사용자 간 시간 동기 오차에 의한 간섭이 존재하는 환경에서는 전력제어에 의해 증폭된 사용자들의 신호가 다른 사용자들의 신호에 큰 간섭으로 작용할 수 있다. 한편, 거리를 고려하여 증폭된 신호가 단말의 증폭기의 선형 증폭구간을 벗어나게 되면 신호의 왜곡이 발생하여 최종 성능의 저하를 발생시킬 수도 있다. 따라서, 기지국과 사용자 간의 거리만을 고려한 전력제어 방식이 아니라 최대 채널용량 성능을 갖게 하는 사용자 송신 전력 조합을 실험을 통해 찾는다. 즉, 사용자 단말의 전력 제한 수치와 사용자 시간 동기 오차의 최대범위 및 $E_b/N_0$ 등의 다양한 조합들에 대해 최대 채널용량 성능을 갖게 하는 송신전력 보정 계수(ASF: Adaptive Scaling Factor)을 실험을 통해 찾는다. 먼저, 송신전력 보정계수를 적용한 경우 두 상향링크 OFDMA 방식의 채널용량은 단순히 거리만을 고려한 전력제어 방식을 적용한 경우 즉, 송신전력 보정 계수=1인 경우에 비해 얼마나 높은 채널용량 성능을 가지는지 분석한다. 두 상향링크 OFDMA 방식의 채널용량 성능을 비교하면, 송신출력이 상대적으로 낮아도 되는 높은 $E_b/N_0$ 환경에서는 시간 동기 오차에 보다 강인한 특성을 가진 ZCZ 코드 시간축 확산 OFDMA 기법의 채널용량 성능이 좋고, 반대로 상대적으로 높은 송신출력을 요구하는 낮은 $E_b/N_0$ 환경에서는 낮은 PAPR 특성을 갖는 시간동기오차에 강한 SC-FDMA 기법의 채널용량 성능이 보다 우수함을 다양한 실험을 통해 보인다.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.638-647
• /
• 2006

최근에 PAPR(Peak to Average Power Ratio)을 저감하기 위하여 DFT-Spread OFDM(Discrete Fourier Transform-Spread Orthogonal Frequency Division Multiplexing) 이 많이 연구되고 있다. 그러나 DFT-Spread OFDM 시스템에서는 발진기에서 발생하는 위상 잡음에 의한 DFT 확산 코드의 위상 오프셋 불일치로 인하여 기존 OFDM 시스템에 비하여 상대적으로 더 많은 간섭 즉 ICI(Inter-sub-Carrier-Interference)와 SCI(Self-Channel- Interference) 성분이 발생하여 성능이 나빠진다. 본 논문에서는 먼저 DFT-Spread OFDM 시스템의 위상 잡음에 의한 통신 성능의 영향을 분석한다. 그리고 위상 잡음 보상을 위한 기존의 ICI 제거 기법 (ICI self-cancellation method)을 검토하고, 2 가지 새로운 ICI 제거 기법을 제안한다. 또한, PAPR을 저감하고 동시에 위상 잡음에 의해 간섭을 제거하기 위하여, 기존 방법과 새로이 제안한 ICI 제거 기법을 사용하는 새로운 시스템을 구성하고 그 성능을 비교 분석한다. 분석 결과, DFT-Spread OFDM 시스템에 ICI 제거 기법을 적용한 새로운 시스템은 낮은 PAPR 특성을 유지하면서 위상 잡음에 의한 성능 악화를 최소화할 수 있다. 그 중에서 data-conjugate 기법과 새로 제안한 symmetric data-conjugate 기법을 적용한 DFT-Spread OFDM 시스템이 제일 우수하여 DFT-Spread OFDM 보다 크게 성능이 개선되며, data-conjugate 기법을 적용한 DFT-Spread OFDM이 좀 더 우수하다.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.2000-2011
• /
• 2001

본 논문에서는 기존 1배속 및 6배속과 같은 저속 DVD 시스템에서 설계되었던 Analog PLL(Phase Locked Loop)을 고배속 동작에 유용하게 디지털화 했으며, 고속인 20배속 DVD 시스템에서의 최적 Digital PLL 모델을 제시하였다. 특히, 고속 DVD 시스템 설계에서 성능 열화의 주요 원인인 bulk delay, 샘플링 클럭 주파수 오타, 비대칭 신호 현상과 같은 채널 영향들을 고려하여 안정적으로 동작할 수 있는 DPLL 설계에 초점을 맞추었다. 우선, DPLL에서는 새로운 타이밍 에러 검출 알고리즘으로 변형된 Early-Late 방법을 제시하였다. 그리고, 비대칭 신호 보정기에는 고속으로 동작하고 안정적으로 보정 역할을 수행하는 영점교차 지점을 이용한 4샘플 신호 보정 알고리즘을 설계하였다. 본 논문에서 제안하는 타이밍 에러 검출기는 기존 방식에 비해 각각, 3dB의 SNR 이득과 지터성능이 4배 향상됨을 볼 수 있었고 또한, 영점교차 지점에서 4샘플 신호를 이용한 보정 알고리즘은 기존 방식에 비해 보상시간의 50% 단축과 2dB의 SNR 이득, 지터 성능의 34% 효율을 볼 수 있었다. 최종적으로 제안된 비대칭 보정기와 DPLL이 통합된 시스템을 BER 성능 평가를 통해서 기존 알고리즘에 비해 제안된 방식이 0.4dB, 2dB 성능 향상을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권5호
• /
• pp.54-63
• /
• 2006

본 논문에서는 4세대 이동 통신 시스템에서 요구되는 사양을 위해, 해상도, 동작속도, 칩 면적 및 소모 전력을 최적화한 14b 100MS/s 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 동작 모델 시뮬레이션을 통해 최적화된 구조를 분석 및 검증하여 3단 파이프라인 구조로 설계하였으며, Nyquist 입력에서도 14 비트 수준의 유효비트 수를 가지는 광대역 저잡음 SHA 회로를 기반으로 하고, MDAC에 사용되는 커패시터의 소자 부정합에 의한 영향을 최소화하기 위하여 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 또한, 100MS/s의 동작 속도에서 6 비트의 해상도와 소면적을 필요로 하는 최종단의 flash ADC는 오픈 루프 오프셋 샘플링 및 인터폴레이션 기법을 사용하였다. 제안하는 시제품 ADC는 SMIC 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 14비트 해상도에서 각각 1.03LSB, 5.47LSB 수준을 보이며, 100MS/s의 샘플링 속도에서 SNDR 및 SFDR이 각각 59dB, 72dB의 동적 성능을 보여준다. 시제품 ADC의 칩 면적은 $3.4mm^2$이며 소모 전력은 1.8V 전원전압에서 145mW이다.