• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.82-89
• /
• 2010

본 논문에서는 기존의 벅-부스트 컨버터의 효율 보다 높은 효율을 갖는 세 개의 DTMOS 스위칭 소자를 사용한 벅-부스트 컨버터를 제안하였다. 낮은 온-저항을 갖는 DTMOS 스위칭 소자를 사용하여 전도 손실을 줄이도록 설계하였다. DTMOS 스위칭 소자의 문턱 전압은 게이트 전압이 증가함에 따라 감소하고 그 결과 표준 MOSFET보다 전류 구동 능력이 높다. 제안한 컨버터는 넓은 출력 전압 범위와 높은 전류 레벨에서 높은 전력 변환 효율을 갖기 위해 PWM 제어법을 이용하였다. 제안한 컨버터는 최대 출력전류 300mA, 입력 전압 3.3V, 출력 전압 700mV~12V, 1.2MHz의 스위칭 주파수, 최대 효율 90% 갖는다. 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 전력전자학회논문지
• /
• 제14권1호
• /
• pp.23-30
• /
• 2009

본 논문에서는 LCD TV의 인치에 따라 다르게 적용되는 기존의 PID(Power-Integrated Drive)시스템과 PSD(Power-Separated Drive)시스템을 검토하여, 두 시스템의 장점만을 모아 LCD TV 전원 시스템의 표준화가 가능한 새로운 방식의 구동 전원 통합 시스템을 제안한다. 제안 시스템은 가격 및 효율이 우수한 2단 구성으로 이루어져 있고, 안전규격을 만족하기 위하여 1:1 트랜스포머를 사용하였다. 인버터 부의 최적 동작을 위해 인버터 구동신호의 주파수와 시비율을 고정하고 펄스 개수를 제어하는 Pulse Count Modulation(PCM)방식을 채용 하였다. 제안 시스템의 인버터 단은 전 부하 범위에서 영전압 스위칭이 가능하여 스위치의 발열이 우수하고, 별도의 전류 평형 트랜스포머가 필요치 않으므로 Balance Coil의 삭제가 가능하다. 이로 인해 신뢰성이 높은 제품 구성이 가능하고, PCB Size 축소 및 제작 원가가 낮아지는 장점을 갖는다. 최종적으로 제안 시스템을 기존 시스템과 비교 및 실험적 검증을 통하여 제안 시스템의 우수성을 확인한다.

• 인터넷정보학회논문지
• /
• 제18권5호
• /
• pp.17-22
• /
• 2017

유성음원과 무성음원을 사용하는 멀티펄스 음성부호화 방식에 있어서, 대표구간의 멀티펄스 음원을 사용하는 경우에 유성음의 합성음성파형에서 일그러짐이 나타난다. 이러한 원인은 대표구간의 멀티펄스를 피치구간마다 복원하는 과정에서 재생 음성파형이 정규화 되는 것이 원인으로 작용한다. 본 논문에서는 합성 음성파형의 일그러짐을 제어하기 위하여 V/UV/S(Voiced / Unvoiced / Silence)의 스위칭을 사용하고, 피치구간 마다 멀티펄스의 위치를 보정하며, 무성자음(Unvoiced)의 근사합성에 특정주파수를 이용하는 PCFBD-MPC(Position Compensation Frequency Band Division-Multi Pulse Coding)를 제안하였다. 또한 8kbps의 부호화 조건에서 PCFBD-MPC 시스템을 구현하고, PCFBD-MPC의 SNRseg를 평가하였다. 그 결과 PCFBD-MPC의 남자음성에서 13.8dB, 여자음성에서 13.4dB 임을 확인할 수 있었다. 향후 멀티펄스 음원의 진폭과 위치를 동시에 보정하는 8kbps 음성부호화 방식의 음질을 평가하는 연구를 수행하고자 한다. 향후, 멀티펄스 음원의 진폭과 위치를 동시에 보정하는 8kbps 음성부호화 방식의 음질을 평가하는 연구를 하고자 한다. 이러한 방법들은 셀룰러폰이나 스마트폰과 같이 낮은 비트율의 음원을 사용하여 음성신호를 부호화하는 방식에 활용할 수 있을 것으로 기대된다.

• 한국조리학회지
• /
• 제20권4호
• /
• pp.266-279
• /
• 2014

본 연구는 관계혜택에 따라 패밀리 레스토랑의 시장을 세분화하고 각 세분시장 간의 인구통계학적 특성, 레스토랑 방문행태, 관계의 질, 관계성과에 차이가 있는지를 살펴보는데 그 목적이 있다. 이를 위해 미국 내 패밀리 레스토랑 고객을 대상으로 얻은 총 510부의 자료를 빈도분석, 요인분석, 신뢰도 분석, 군집분석, 다변량 분산분석, 판별분석, 교차분석, 일원배치 분산분석을 통해 분석하였다. 요인분석 결과 확신적, 특별대우, 사회적 혜택 등 세 개의 관계혜택요인을 도출하였으며, 군집분석 결과 관계혜택의 정도에 따라 '높은 관계혜택 소비자,' '중간 관계혜택 소비자,' '낮은 관계혜택 소비자'의 세 개의 세분시장이 도출되었다. 세 개의 세분시장그룹은 연령(p<0.05)과 교육수준(p<0.05)에 차이가 있었다. 또한 관계혜택을 높게 인식하는 소비자일수록 레스토랑의 방문빈도(p<0.001), 관계의 질(p<0.001), 관계성과(p<0.001)가 보다 높게 나타났으며, 그 뒤를 중간 관계혜택 소비자, 낮은 관계혜택 소비자 순으로 높게 인식하는 것으로 나타났다. 결과적으로 패밀리 레스토랑은 높은 관계의 질과 관계성과를 얻기 위해 고객들에게 높은 관계혜택을 제공해야할 것이다. 이에 대한 실무적인 시사점을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.83-94
• /
• 2003

본 논문에서는 빠른 정착시간을 갖는 전류셀(Current Cell) 매트릭스의 구조와 출력의 Gain error를 보정할 수 있는 Self calibration current bias 회로의 기능을 가진 고성능 10-bit D/A 변환기를 제안한다. 매트릭스 구조 회로의 복잡성으로 인한 지연시간의 증가 및 전력 소모를 최소화하기 위해 상위 6MSB(Most Significant Bit)전류원 매트릭스와 하위 4LSB(Least Significant Bit)전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계되어 있다. 이러한 6＋4 분할 구조를 사용함으로써 전류 원이 차지하는 면적과 Thermometer decoder 부분의 논리회로를 가장 최적화 시켜 회로의 복잡성과 Chip 사이즈를 줄일 수 있었고 낮은 Glitch 특성을 갖는 저 전력 D/A 변환기를 구현하였다. 또한 self Calibration이 가능한 Current Bias를 설계함으로서 이전 D/A 변환기들의 칩 외부에 구현하던 Termination 저항을 칩 내부에 구현하고 출력의 선형성 및 정확성을 배가시켰다. 본 연구에서는 3.3V의 공급전압을 가지는 0.35㎛ 2-poly 4-metal N-well CMOS 공정을 사용하였고, 모의 실험결과에서 선형성이 매우 우수한 출력을 확인하였다. 또한 소비전력은 45m W로 다른 10bit D/A 변환기에 비해 매우 낮음을 확인 할 수 있었다. 실제 제작된 칩은 Spectrum analyzer에 의한 측정결과에서 100㎒ 샘플링 클럭 주파수와 10㎒ 입력 신호 주파수에서 SFDR은 약 65㏈로 측정되었고, INL과 DNL은 각각 0.5 LSB 이하로 나타났다. 유효 칩 면적은 Power Guard ring을 포함하여 1350㎛ × 750 ㎛ 의 면적을 갖는다.

• 인터넷정보학회논문지
• /
• 제19권6호
• /
• pp.1-7
• /
• 2018

본 논문에서는 합성 음성파형의 일그러짐을 제어하기 위하여 V/UV/S(Voiced / Unvoiced / Silence)의 스위칭을 사용하고, 피치구간마다 멀티펄스를 보정하며, 무성자음(Unvoiced)의 근사합성에 특정주파수를 이용하는 ACFBD-MPC(Amplitude Compensation Frequency Band Division - Multi Pulse Coding)와 LMS-MPC(Least Mean Square - Multi Pulse Coding)를 통합한 8kbps ACLMS-MPC(Amplitude Compensation and Least Mean Square - Multi Pulse Coding) 부호화 방식을 제안하고자 한다. 여러 방식을 통합하는데 있어서, 음성파형의 일그러짐을 줄이면서 유성음과 무성음의 비트율을 8kbps로 조정하는 것이 중요하다. 유성음과 무성음의 비트율을 8kbps로 조정함에 있어서, 개별피치를 이용하여 대표구간의 멀티펄스를 피치구간마다 복원함으로서 음성파형을 효율적으로 합성할 수 있다. 8kbps의 부호화 조건에서 ACLMS-MPC 방식을 구현하고 SNR를 평가한 결과, ACLMS-MPC의 SNR는 남자음성에서 15.0dB, 여자음성에서 14.3dB 임을 확인할 수 있었다. 따라서 ACLMS-MPC가 기존의 MPC, ACFBD-MPC, LMS-MPC에 비하여 남자음성에서 0.3dB~1.8dB, 여자음성에서 0.3dB~1.6dB 정도 개선된 것을 알 수 있었다. 이러한 방법들은 셀룰러폰이나 인터넷폰과 같이 낮은 비트율의 음원을 사용하여 음성신호를 부호화하는 방식에 활용할 수 있을 것으로 기대된다. 향후 멀티펄스 음원의 진폭과 위치를 동시에 보정하는 6.9kbps 음성부호화 방식의 음질평가를 수행하고자 한다.

• 수산해양기술연구
• /
• 제21권1호
• /
• pp.12-18
• /
• 1985

고압변압기의 1차측을 제어하고 2차측에 유도된 전압을 이용한 수중방전음원의 전기음향학적 제특성을 분석.검사한 결과는 다음과 같다. 1. 방전시 2차측 전류는 초기에는 Ohm 법칙을 따르다가 전류가 최고 6.3A 흘러 절연 파괴되었으며, 그 순간 방전음이 생성되었다. 2. 전류인가점과 방전음 생성문의 시간차는 약 3ms였으며, 전압이 최고일 때 절연파괴가 일어나 방전음이 생성되었다. 3. 전극의 끝이 뾰족할수록 2차측 전압이 높을수록 음압수준은 높았다. 4. 뾰족한 형태의 전극은 전극간격이 100cm일 때도 방전이 일어났으며 전극간격이 1cm이상부터 비교적 안정된 방전음이 생성되었다. 5. 방전음의 펄스폭은 약 0.15ms인 Shock Wave였으며, 10HKz 이하의 합성저주파 성분이었다.

• 한국전자파학회논문지
• /
• 제23권9호
• /
• pp.1087-1093
• /
• 2012

본 논문에서는 ASK(Amplitude Shift Keying) 송신기, 한 쌍의 루프 안테나 및 ASK 수신기로 구성되는 HF-대역 자기장 통신 시스템을 구현하였다. 특히, E급 증폭기를 사용하는 ASK 송신기의 데이터 변조 방법으로 Drain 바이어스 전압을 입력 데이터에 따라 두 가지 레벨로 가변하여 공급하는 바이어스 스위칭 회로를 새롭게 제안하였다. E급 증폭기는 저가의 IRF510 power MOSFET를 이용하여 6.78 MHz에서 최대 5 W 출력과 동작 바이어스 전체에서 75 % 이상의 효율이 측정되었다. ASK 수신기는 Log 증폭기, 필터 및 비교기로 구현하여 -78 dBm의 수신 감도를 구현하였다. 자기장 통신 시스템의 최대 통신 거리를 예측하기 위하여 근역장과 원역장에서의 자기 장 유도식을 활용하여 전송 손실을 계산하는 방법을 고안하였다. 또한, $30{\times}30cm^2$ 크기의 사각형 루프 안테나쌍 을 이용한 실내 전송 실험을 수행하여 제시한 방법의 타당성을 확인하였다. 전송 손실 추정 결과, 1 W 출력과 -70 dBm 수신 감도를 가질 경우 최대 35 m의 수신거리가 계산되었다. 최종적으로 설계된 ASK 송신부와 ASK 수신부를 루프 안테나 쌍에 연결하여 5 m 거리에서 통신이 이루어짐을 확인하였다.

• 조명전기설비학회논문지
• /
• 제21권6호
• /
• pp.117-125
• /
• 2007

연료전지 발전시스템에서는 DC-DC 승압용 컨버터와 DC-AC 인버터가 필요하다. 그러므로 본 논문에서는 연료전지의 전압을 380[VDC]로 승압하기 위한 절연형 DC-DC 컨버터와 단상 220[VAC]로 변환하기 위한 LC필터를 가진 PWM 인버터로 구성된 전력변환장치를 제안하였다. 특히 제안한 연료전지 시스템용 고효율 DC-DC 컨버터는 위상천이 PWM 제어법을 이용하여 부분 공진에 의한 ZVS를 실현하였으며, 일정 스위칭 주파수화 및 스위치의 스위칭 손실, 피크 전압과 전류를 저감시켰다. 그리고, 정류회로에 2개의 인덕터를 첨가하여 리플성분이 저감된 직류전압과 전류를 부하측에 안정하게 공급할 수 있었다. 또한, 넓은 출력 전압 조정에도 효율을 92[%]정도 얻을 수 있다. 이상과 같이 결과는 시뮬레이션과 실험을 통하여 그 타당성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.61-70
• /
• 2009

본 논문에서는 1V 이하의 낮은 전원 전압에서 동작 가능한 10비트 30MS/s 파이프라인 ADC를 제안한다. 제안된 multiplying digital-to-analog converter (MDAC)의 저전압 동작을 위해 스위치-RC 기반의 입력 신호 샘플링 회로와 저항 루프를 이용한 피드백 커패시터 리셋 기법을 제안하였다. 첫 단 MDAC의 정확한 신호 이득을 위해 cascaded 스위치-RC 회로를 사용하였으며, sub-ADC의 비교기에도 독립적인 스위치 RC 샘플링 회로를 적용하여 MDAC 입력단으로 전달되는 스위칭 잡음을 최소화 하였다. 제안된 ADC는 0.13${\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.54LSB 및 1.75LSB 수준을 보인다. 또한 1V의 전원 전압과 30MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 54.1dB 70.4dB이고, 17mW의 전력을 소모하였다.