• 제목/요약/키워드: Low Phase Noise

검색결과 612건 처리시간 0.027초

공사 중 발생하는 소음.진동 저감을 위한 설계단계 체크리스트 (Checklist of Design Phase for Reducing the Noise and Vibration occurring in Construction)

  • 오경택;안정민;정재수;정인수;이찬식
    • 한국건설관리학회논문집
    • /
    • 제11권3호
    • /
    • pp.55-63
    • /
    • 2010
  • 건설과정에서 발생하는 소음 진동에 대한 민원은 꾸준히 증가하고 있지만 공사 중 발생하는 소음 진동은 대부분 시공단계에서만 관리되고 있다. 이는 시공단계에서 발생하는 소음 진동 관리의 한계라고 판단되며, 공사 중 발생하는 소음 진동을 저감하기 위해 설계단계에서의 관리가 필요하다는 것을 의미한다. 본 논문의 목적은 공사 중 발생하는 소음 진동 관리의 효율성을 높이기 위해 설계단계에서 고려할 수 있는 공사 중 발생하는 소음 진동의 관리항목을 제시하고 이를 설계자가 직접 평가할 수 있는 평가시트와 관리 항목의 이해를 돕기 위한 매뉴얼을 개발하는 것이다. 이를 위해 기존 연구문헌을 검토 분석하여 설계단계에서 고려해야 할 공사 중 소음 진동의 관리항목을 식별하였고, 항목의 적정성을 검증하기 위해 환경전문가와 면담을 실시하여 9개 항목을 확정하였다. 항목간의 중요도 산정과 우선순위 식별을 위해 AHP(Analytic Hierarchy Process)기법을 적용하였다. 그 결과 설계단계에서 공사 중 발생하는 소음 진동을 관리하는데 가장 효율적인 항목들은 저소음 저진동 공법선정, 발파공사에 의한 소음 진동 저감방안, 소음 진동방지시설 설치 및 배치계획 순으로 나타났다. 본 연구의 성과는 공사 중 발생하는 소음 진동을 효율적으로 관리하여 환경분쟁 및 민원을 사전에 예방하고, 성공적인 건설사업을 위해 유익하게 활용될 것으로 기대된다.

2상 변조된 랜덤 Lead-Lag PWM기반의 저 스위칭 소음 유도모터 구동 시스템 (Induction Motor Drives with Low Switching Acoustic Noise Based on the Two-Phase Modulated Random Lead-Lag PWM Scheme)

  • 위석오;정영국;임영철;양승학
    • 전력전자학회논문지
    • /
    • 제8권2호
    • /
    • pp.151-164
    • /
    • 2003
  • 본 연구에서는 3상 변조된 RLL(Random Lead-Lag) PWM 보다 스위칭 소음의 스펙트럼 광역화의 관점에서 비교적 우수한 2상 변조된 RLL-PWM기법을 제안하고, 유도모터 속도제어 시스템을 제작하여 그 타당성을 확인하였다. 공간벡터 RPWM(Random PWM)의 발생은 TMS320C31 DSP에 의하고 있으며 균일한 확률 분포를 갖는 랜덤 발생 함수에 의하여 각 상의 펄스를 랜덤하게 배치하였다. 부하가 있는 상태에서 유도모터의 일정 v/f 속도 제어 성능을 3상 및 2상 중앙정렬 SVM(Space Vector Modulation), 3상 변조된 RLL-PWM 그리고 제안된 2상 변조된 RLL-PWM과 비교 검토한 결과, 일정 v/f 속도 제어의 성능은 모두 유사하였다. 그러나 제안된 방법은 전압, 전류 및 스위칭 소음 스펙트럼의 광대역화 효과의 측면에서 종전의 방법보다 우수함을 확인할 수 있었다.

최대 진폭 응답으로 역위상을 천이시킨 헬멧에서의 소음감쇠 기법 (Noise Reduction of Anti-phase Shifting to Maximum Amplitude Response in a Helmet)

  • 조병모
    • 한국음향학회지
    • /
    • 제20권7호
    • /
    • pp.13-20
    • /
    • 2001
  • 소음제어기술은 산업현장에서 발생되는 소음을 감소시키기 위해 사용된 고전적인 방법이다. 능동적인 소음 감쇠기는 수동적인 소음 감쇠기에 비해 많은 이점을 가지고 있으며, 특히 능동적인 소음 감쇠시스템은 낮은 대역의 주파수 영역에서 소음감쇠 성능이 우수하고, 소형, 경량으로 설계할 수 있는 이점이 있다. 본 논문에서는 수동적인 소음감쇠기로 헬멧을 사용하여 외부 소음을 감소시킨 후 헬멧 내에서의 소음을 제어할 수 있는 능동 소음 감쇠시스템을 제안한다. 제안된 능동적인 소음 감쇠시스템은 위상 지연 보상과 반전 회로와 외부 소음을 감지할 수 있는 마이크로폰과 외부 소음을 줄이기 위해 반전된 위상을 발생하는 스피커로 구성되어 있다. 그리고 소음감쇠 성능을 향상시키기 위해서 위상천이기를 사용하여 진폭응답곡선에서 최대가 되는 주파수에서 위상차가 180°가 되도록 위상을 보정하여 소음을 저감했다 본 논문에서 개발된 시스템은 위상 지연이 50°와 310°사이에 존재하는 소음이 감소되었다. 이 시스템으로 인한 소음 감쇠는 약 20 dB의 감쇠 결과를 얻었다.

  • PDF

NREL Phase VI 풍력발전기 저주파 소음방사 특성 (Characteristics of Low Frequency Aero-acoustic Noise Radiation for a Wind Turbine Generator of NREL Phase VI)

  • 모장오;김병윤;류병남;이영호
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2009년도 춘계학술대회 논문집
    • /
    • pp.504-507
    • /
    • 2009
  • The purpose of this work is to predict the low frequency aero-acoustic noise generated from the horizontal axis wind turbine, NREL Phase VI using large eddy simulation and Ffowcs-Williams and Hawkings model provided in the commercial code, FLUENT. Calculated aerodynamic performances such as shaft torque and power are compared with experimentally measured value. Performance results show a good agreement with experimental data within about 0.8%. If the distance by two times is changed from 32D to 64D toward the downstream region, sound pressure level is reduced by about 6.4dB.

  • PDF

초 광대역용 PLL 설계에 관한 연구 (A Study on PLL Design for Ultra Wideband)

  • 이용우;이일규;오승엽
    • 한국인터넷방송통신학회논문지
    • /
    • 제10권4호
    • /
    • pp.193-198
    • /
    • 2010
  • 본 연구에서는 초 광대역에서 적용 가능한 저위상 잡음 PLL의 구조개선, 회로 보완, 설계 및 구현 방법 개선 등을 통해 초 광대역에서 저위상 잡음 특성을 갖는 PLL을 분석하고 성능 요구 규격을 만족하는 PLL 구현에 대해 소개하였다. 시뮬레이션을 통해 초 광대역 시스템용 PLL의 파워 특성, 위상잡음, 하모닉 특성 등을 분석하였고 이를 토대로 저위상 잡음을 갖는 PLL을 구현하였다. 성능 측정결과를 통해 제시한 요구 규격을 만족 시키는 PLL의 구현을 확인하였다.

Oscillator Design and Fabrication using a Miniatured Hairpin Resonator

  • Kim, Jang-Gu;Han, Sok-Kyun;Park, Hyung-Ha
    • 한국항해항만학회지
    • /
    • 제28권4호
    • /
    • pp.293-297
    • /
    • 2004
  • In this papers, an S-band oscillator of the low phase noise property using a miniaturized micro-strip hairpin shaped ring resonator is presented The substrate has a dielectric constant $\epsilon_\gamma$=3.5, a thickness h=0.508 mm, and loss tangent $tan\delta$=0.002. A designed and fabricated oscillator shows low phase noise performance of 99. 71 dBc/Hz at 100 KHz offset frequency and of output power 19.584 dBm at center frequency 2.450 GHz. This circuit was fabricated with hybrid technique, but can be fully compatible with the MMIC due to its entirely planar structure.

An InGaP/GaAs HBT Based Differential Colpitts VCO with Low Phase Noise

  • Shrestha, Bhanu;Kim, Nam-Young
    • Journal of electromagnetic engineering and science
    • /
    • 제7권2호
    • /
    • pp.64-68
    • /
    • 2007
  • An InGaP/GaAs HBT based differential Colpitts voltage control oscillator(VCO) is presented in this paper. In the VCO core, two switching transistors are introduced to steer the core bias current to save power. An LC tank with an inductor quality factor(Q) of 11.4 is used to generate oscillation frequency. It has a superior phase noise characteristics of -130.12 dBc/Hz and -105.3 at 1 MHz and 100 kHz frequency offsets respectively from the carrier frequency(1.566 GHz) when supplied with a control voltage of 0 volt. It dissipates output power of -5.3 dBm. Two pairs of on-chip base collector (BC) diodes are used in the tank circuit to increase the VCO tuning range(168 MHz). This VCO occupies the area of $1.070{\times}0.90mm^2$ including buffer and pads.

X-band CMOS VCO for 5 GHz Wireless LAN

  • kim, Insik;Ryu, Seonghan
    • International journal of advanced smart convergence
    • /
    • 제9권1호
    • /
    • pp.172-176
    • /
    • 2020
  • The implementation of a low phase noise voltage controlled oscillator (VCO) is important for the signal integrity of wireless communication terminal. A low phase noise wideband VCO for a wireless local area network (WLAN) application is presented in this paper. A 6-bit coarse tune capacitor bank (capbank) and a fine tune varactor are used in the VCO to cover the target band. The simulated oscillation frequency tuning range is from 8.6 to 11.6 GHz. The proposed VCO is desgned using 65 nm CMOS technology with a high quality (Q) factor bondwire inductor. The VCO is biased with 1.8 V VDD and shows 9.7 mA current consumption. The VCO exhibits a phase noise of -122.77 and -111.14 dBc/Hz at 1 MHz offset from 8.6 and 11.6 GHz carrier frequency, respectively. The calculated figure of merit(FOM) is -189 dBC/Hz at 1 MHz offset from 8.6 GHz carrier. The simulated results show that the proposed VCO performance satisfies the required specification of WLAN standard.

Location Error Analysis of an Active RFID-Based RTLS in Multipath and AWGN Environments

  • Myong, Seung-Il;Mo, Sang-Hyun;Yang, Hoe-Sung;Cha, Jong-Sub;Lee, Heyung-Sub;Seo, Dong-Sun
    • ETRI Journal
    • /
    • 제33권4호
    • /
    • pp.528-536
    • /
    • 2011
  • In this paper, we analyze the location accuracy of real-time locating systems (RTLSs) in multipath environments in which the RTLSs comply with the ISO/IEC 24730-2 international standard. To analyze the location error of RTLS in multipath environments, we consider a direct path and indirect path, in which time and phase are delayed, and also white Gaussian noise is added. The location error depends strongly on both the noise level and phase difference under a low signal-to-noise ratio (SNR) regime, but only on the noise level under a high SNR regime. The phase difference effect can be minimized by matching it to the time delay difference at a ratio of 180 degrees per 1 chip time delay (Tc). At a relatively high SNR of 10 dB, a location error of less than 3 m is expected at any phase and time delay value of an indirect signal. At a low SNR regime, the location error range increases to 8.1 m at a 0.5 Tc, and to 7.3 m at a 1.5 Tc. However, if the correlation energy is accumulated for an 8-bit period, the location error can be reduced to 3.9 m and 2.5 m, respectively.

세 개의 부궤환 루프를 가진 저잡음 위상고정루프 (A Low Noise Phase Locked Loop with Three Negative Feedback Loops)

  • 최영식
    • 한국정보전자통신기술학회논문지
    • /
    • 제16권4호
    • /
    • pp.167-172
    • /
    • 2023
  • 본 논문에서는 3개의 부궤환 루프를 가진 저잡음 위상고정루프를 제안하였다. 기존 구조의 위상고정루프는 하나의 부궤환 루프로 구성되어 있어 잡음 특성 개선이 쉽지 않다. 추가된 부궤환 루프는 지터 특성을 결정하는 전압제어발진기의 입력 전압 크기를 줄여주는 역할을 하여 기존 구조로 쉽지 않은 잡음 특성 개선을 가능하게 해준다. 시뮬레이션 결과는 부궤환 루프가 추가될 때마다 지터 특성이 개선되는 것을 보여주고 있다. 전력의 경우 10% 정도 약간 상승하게 되지만, 지터 특성은 2배 정도 개선된다. 제안된 위상고정루프는 1.8V 180nm CMOS 공정을 이용하여 Hspice로 시뮬레이션 하였다.