• 한국통신학회논문지
• /
• 제24권8A호
• /
• pp.1259-1264
• /
• 1999

본 논문에서는 파이프라인드 방식의 빠른 변환 속도와 축차 비교 방식의 저전력 구조를 이용하여 고속, 저전력 아날로그 디지털 변환기를 제안하였다. 제안된 구조의 변환 방법은 축차 비교 방식의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기에 비교기의 기준 전위를 전 비교기의 출력값에 의해 변환하도록 하여 고속 동작이 가능하도록 하였다. 제안된 구조에 의해 비디오 신호처리가 가능한 10MS/s 아날로그 디지털 변환기를 0.8$\mu\textrm{m}$ CMOS공정으로 HSPICE로써 시뮬레이션하였다. 6비트 아날로그 디지털 변환기는 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT측정한 결과 37dB의 SNR을 얻을 수 있었으며, 전력 소모는 1.46mW로 측정되었다. 8비트 아날로그 디지털 변환기는 INL/DNL은 각각 $\pm$0.5/$\pm$1이었으며, 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT 측정하였을 때 SNR은 41dB를 얻을 수 있었고, 전력 소모는 4.14mW로 측정되었다.

• 한국정보통신학회논문지
• /
• 제24권9호
• /
• pp.1241-1244
• /
• 2020

In this paper, we consider a downlink non-orthogonal multiple access system with a base station and N mobile stations, where we assume that instantaneous channel state information (CSI) is available at the base station. A power allocation scheme is proposed to achieve perfect fairness, which means equal data rates for all mobile stations. However, the power allocation scheme using full CSI requires high complexity. Hence, a simple power allocation scheme with low complexity is proposed by using high signal-to-noise power ratio (SNR) approximation. The simple power allocation scheme can achieve perfect fairness only for high SNR. However, it needs only the best CSI and the simple procedure to obtain power allocation coefficients. From simulation results, we show that the simple power allocation scheme provides remarkable fairness performance at high SNR.

• 한국전자통신학회논문지
• /
• 제4권3호
• /
• pp.190-196
• /
• 2009

본 논문은 잡음 환경의 음성 인식을 위하여 음성에 부가된 잡음을 제거하는 방법으로 프레임 단위로 웨이브렛 변환을 하여 웨이브렛 계수의 표준편차를 이용하여 시간 적응 임계값을 정하는 새로운 방법을 제안한다. 음성의 특성을 고려하기 위하여 고주파 성분을 많이 가지는 무성음의 경우는 첫 번째 스케일의 detail 신호에서, 저주파 성분을 많이 가지는 유성음의 경우는 세 번째 스케일의 approximation 신호의 표준편차를 이용하여 시간 적응 임계값을 설정하였다 또한 제안한 방법으로 잡음을 제거한 후에도 묵음구간에 잔여 잡음이 존재하게 되므로 묵음구간을 검출하여 묵음구간의 잔여 잡음을 제거하였다 실험을 통해 제안한 방법이 일반적인 웨이브렛 변환과 웨이브렛 패킷 변환을 이용한 방법보다 SNR과 MSE측면에서 향상됨을 확인 할 수 있었다.

• 한국컴퓨터산업학회논문지
• /
• 제6권2호
• /
• pp.271-278
• /
• 2005

본 논문은 잡음 환경의 음성 인식을 위하여 음성에 부가된 잡음을 제거하는 방법으로 프레임 단위로 웨이브렛 변환을 하여 웨이브렛 계수의 표준편차를 이용하여 시간 적응 임계값을 정하는 새로운 방법을 제안한다. 음성의 특성을 고려하기 위하여 고주파 성분을 많이 가지는 무성음의 경우는 첫 번째 스케일의 detail 신호에서, 저주파 성분을 많이 가지는 유성음의 경우는 세 번째 스케일의 approximation 신호의 표준편차를 이용하여 시간 적응 임계값을 설정하였다. 또한 제안한 방법으로 잡음을 제거한 후에도 묵음구간에 잔여 잡음이 존재하게 되므로 묵음구간을 검출하여 묵음구간의 잔여 잡음을 제거하였다. 실험을 통해 제안한 방법이 일반적인 웨이브렛 변환과 웨이브렛 패킷 변환을 이용한 방법보다 SNR과 MSE측면에서 향상됨을 확인 할 수 있었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제9권7호
• /
• pp.2371-2388
• /
• 2015

In this paper, we investigate the performance evaluation of three dimensional (3D) multiple-input multiple-output (MIMO) systems with an adjustable base station (BS) antenna tilt angle and zero-forcing (ZF) receivers in Ricean/Lognormal fading channels. In particular, we take the lognormal shadow fading, 3D antenna gain with antenna tilt angle and path-loss into account. First, we derive a closed-form lower bound on the sum rate, then we obtain the optimal BS antenna tilt angle based on the derived lower bound, and finally we present linear approximations for the sum rate in high and low-SNR regimes, respectively. Based on our analytical results, we gain valuable insights into the impact of key system parameters, such as the BS antenna tilt angle, the Ricean K-factor and the radius of cell, on the sum rate performance of 3D MIMO with ZF receivers.

• 전자공학회논문지SC
• /
• 제37권2호
• /
• pp.37-42
• /
• 2000

본 논문에서는 파이프라인드 구조의 빠른 변환 속도와 축차비교 구조의 저전력 구조를 이용하여 고속, 저전력 아날로그 디지털 변환기를 제안하였다. 제안된 구조의 변환 방법은 축차비교 구조의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기에 비교기의 기준 전위를 전 비교기의 출력 값에 의해 변환하도록 하여 고속 동작이 가능하도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL(Integral Non-Linearity/Differential Non-Linearity)은 각각 ±0.5/±1이었으며, 100㎑ 사인 입력 신호를 10MS/s로 샘플링 하여 DFT(Discrete Fourier Transform)측정 결과 SNR(Signal to Noise Ratio)은 41㏈를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14㎽로 측정되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.263-266
• /
• 1999

In this work, a A/D converter is implemented to obtain 8bit resolution at a conversion rate of 10MS/s for video applications. This architecture is proposed using the Pipelined architecture for high speed conversion rate and the Successive - Approximation architecture for low power consumption, and consists of two identical stages that consist of sample/hold circuit, low power comparator, voltage reference circuit and MDAC of binary weighted capacitor array. Proposed A/D converter is designed using 0.25${\mu}{\textrm}{m}$ CMOS technology The SNR is 80㏈ at a sampling rate of 10MHz with 1.95MHz sine input signal. When an 8bit 10MS/s A/D converter is simulated, the Differential Nonlinearity / Integral Nonlinearity (DNL/ INL) error are $\pm$0.5 / $\pm$2 LSB, respectively. The power consumption is 13㎽ at 10MS/s.

• 인터넷정보학회논문지
• /
• 제8권4호
• /
• pp.1-9
• /
• 2007

본 논문에서는 무선 센서 네트워크에서 비 가우시안 채널 환경에서, 결정 융합 검출 규칙에 관한 연구를 수행하였다. 결정 융합에 대한 잡음 분포의 테일 특성이 갖는 영향을 고려하기 위하여 exponentially-tailed 분포를 사용하였다. 페이딩과 잡음 채널로 구성된 병렬 결정 융합 모델로부터 우도비율 기반 융합 규칙을 Neyman-Pearson 평가 하에서 최적화 규칙으로 고려하였으며, 이 최적화 규칙으로부터 높은 신호대 잡음비와 낮은 신호대 잡음비 근사를 통하여 몇 가지 준 최적화 규칙들을 구하였다. 또한 최소한의 사전 정보를 가지고 강인한 검파 성능을 제공하기 위하여 리미터 형태의 간략화 된 준 최적화 검출 규칙을 제안하였다. 모의실험을 통하여 결정 융합 규칙들의 성능을 비교 분석 하였으며 실험 결과들로부터 제안된 리미터 형태의 결정 융합 규칙의 강인성을 입증하였다.