• 전자공학회논문지A
• /
• 제33A권10호
• /
• pp.177-185
• /
• 1996

This paper describes several algorithms for technolgoy mapping of logic functions into interesting and popular FPGAs that use look-up table memories. In order to improved the technology mapping for FPGA, some existing multi-level logic synthesis, decomposition reduction and packing techniques are analyzed and compared. And then new algorithms such as merging fanin, unified reduction and multiple disjoint decomposition which are used for combinational logic design, are proposed. The cost function is used to minimize the number of CLBs and edges of the network. The cost is a linear combination of each weight that is given by user. Finally we compare our new algorithm with previous logic design technique. In an experimental comparison our algorithm requires 10% fewer CLB and nets than SIS-pga.

• 전자공학회논문지S
• /
• 제36S권4호
• /
• pp.55-69
• /
• 1999

일반적으로 잉크젯 프린터는 농도에 대해 선형적인 계조재현 특성을 나타낸다. 그러나 인간 시각의 경우 농도에 선형적인 프린터 출력에 대하여 비선형적인 지각반응을 나타낸다. 즉 농도가 큰 패치(patch)에 대해서는 명도나 색차에 대한 변별력이 작으며 농도가 작은 패치에 대해서는 좀 더 예민한 변별력을 갖는다. 따라서 농도에 선형적인 프린터 출력은 시각적인 활성영역을 줄이므로 프린터에서 구별되는 계조의 범위가 좁아진다. 그러므로 본 논문에서는 인간의 시지각 특성과 매우 상관도가 높은 CIELAB 색공간을 이용하여 균등한 명도 변화 및 색차를 나타내도록 하는 프린터 계조재현 알고리즘을 제안한다. 이때 시각적으로 균등한 변화를 나타내는 프린터의 입력값을 찾기 위해 다층 퍼셉트론 신경망(multi-layer perceptron neural network, MLP)을 이용하였다. 신경망의 학습을 위해 계조에 따른 패치를 만들고, 프린터 구동입력신호 및 패치의 측정된 값으로 신경망을 학습하였다. 학습된 신경망으로 선형적인 출력을 내는 프린터 구동신호를 찾고 LUT(look-up table)를 이용하여 프린터 입력 신호를 역으로 보정하였다. 결과, 보정된 프린터의 출력이 선형적인 계조 변화를 보였고 변화가 인지되는 계조의 범위가 늘어났으며 실형상에 대한 실험에 있어서도 우수한 화질을 보였다.

• Journal of Information Display
• /
• 제4권4호
• /
• pp.8-12
• /
• 2003

In this paper, we report relatively simple equalizing pulse method for reducing dynamic false contour in PDP. Calculation cost is reduced by limiting pixels to add equalizing pulse and using look-up-table(LUT) for given subfield pattern. Pixels to be modified are determined after comparing selected number of most significant bits(MSB) with those of adjacent pixels. The equalizing pulse amount is determined by consulting LUT, which is for a fixed velocity of 1 pixel/tv field. Even though the suggested scheme does not cover every luminance combination of neighboring pixels, it is expected to work well after appropriate modifications are made according to the velocity.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2006년도 춘계학술대회 학술발표 논문집 제16권 제1호
• /
• pp.416-419
• /
• 2006

본 논문에서는 음성 속도를 고려한 새로운 립싱크 방법에 대해서 제안한다. 실험을 통해 구축한 데이터베이스로부터 음성속도와 입모양 및 크기와의 관계를 퍼지 알고리즘을 이용하여 정립하였다. 기존 립싱크 방법은 음성 속도를 고려하지 않기 때문에 말의 속도와 상관없이 일정한 입술의 모양과 크기를 보여준다. 본 논문에서 제안한 방법은 음성 속도와 입술 모양의 관계를 적용하여 보다 인간에 근접한 립싱크의 구현이 가능하다. 또한 퍼지 이론을 사용함으로써 수치적으로 정확하게 표현할 수 없는 애매한 입 크기와 모양의 변화를 모델링 할 수 있다. 이를 증명하기 위해 제안된 립싱크 알고리즘과 기존의 방법을 비교하고 3차원 그래픽 플랫폼을 제작하여 실제 응용 프로그램에 적용한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2004년도 추계학술대회 학술발표 논문집 제14권 제2호
• /
• pp.317-320
• /
• 2004

디스플레이 장치간의 색 재현 차이를 극복하기 위하여 다양한 색역폭 사상 기법이 사용되고 있다. 기존 색역폭 사상 방법은 일반적으로 색 공간 변환과 같은 복잡한 비선형 변환을 여러 단계 거치므로 실시간 처리 구현이 어렵다. 본 논문에서는 신경 회로망을 이용하여 기존의 색역폭 사상 방법을 학습하고 근사화한 방법을 이용한다. 이를 위해 주어진 디스플레이 장치의 표현 가능한 모든 색상에 대해 미리 색역폭 사상을 수행하고 그 결과를 학습 데이터로 이용하게 되며, 학습된 신경망은 이종 디스플레이 장치간의 색역폭 사상에 사용된다. 제안된 색역사상을 실시간 처리하기 위해서 학습 과정은 오프라인을 통해서 이루어지게 되고, 구해진 신경망은 프로세서의 메모리를 이용, 1차원의 Look-Up Table로 구성한다. 제안한 방법을 색역폭 사상에 적절하도록 최적화시키면 고속의 색역폭 사상이 가능하다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1999년도 전력전자학술대회 논문집
• /
• pp.377-381
• /
• 1999

This paper presents a implementation of digital motion control system for induction motor vector drives using the 16bit DSP TMS320F240. The DSP controller enable enhanced real time algorithm and cost-effective design of intelligent controllers for induction motors which can be yield enhanced operation, fewer system components, lower system cost, increased efficiency and high performance. The system presented are speed and current sensing, sine look-up table and generated SVPWM by fully integrated control software. The developed system in a implementation are shown a good speed response characteristic results and high performance features. The system can be adapted variform motor drive system.

• 한국통신학회논문지
• /
• 제27권8C호
• /
• pp.812-818
• /
• 2002

반도체 기술과 멀티기디어 통신기술이 발달하면서 고품위의 영상과 다중 채널의 오디오에 관심을 갖게되었다. 특히 DVD 시장의 급성장으로 인하여 고품질의 영상 및 오디오 필요성이 중요한 기술로 대두되었다. MPEG-Audio 표준안은 어떠한 비트율도 지원한다. 본 논문에서는 MPEG-Audio의 핵심부분인 필터부분을 DALUT (Distributed Arithmetic Look-Up Table)방식을 사용하여 FPGA(Field Programmable Gate Array)에 구현하였다. 고속 필터를 설계하기 위해서 승산기 대신에 DALUT를 사용하였으며 최소 10㎒에서 최대 30㎒ 사이에서 동작한다. 본 논문의 설계는 모두 VHDL로 구현하였으며, 알고리즘 검증은 C언어를 사용하였다. VHDL의 시뮬레이션은 ALDEC사의 Active-HDL5.1과 Synopsys사의 vhdlsim을 사용하였고, 합성은 Synopsys사의 design-analyzer를 사용하였다. 타겟 라이브러리는 XILINX사의 XC4010E, XC4020EX, XC4052XL을 사용하였으며, P＆R 툴은 XACT Ml.4를 사용하였다.

• 한국통신학회논문지
• /
• 제21권12호
• /
• pp.3025-3032
• /
• 1996

시작점과 끝점의 y축 분할표를 이용하여 체인코드 표현의 영상을 복원하는 빠른 방법을 제안하였다. 제안된 참조표는 시작점과 끝점이 구분되어지며 이를 이용해 체인코드 표현을 두개의 y축 분할표로 변환한다. 이 방법은 순서정렬 해야할 y축 분할표의 요소수가 반으로 줄어 처리 속도가 Shih의 방법보다 훨씬 빠르다. Shih의 방법과 처리 속도를 비교하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 학술대회 논문집 전문대학교육위원
• /
• pp.79-84
• /
• 2000

This paper presents an implementation of digital position control system for an induction motor vector drives by a direct torque control(DTC) using the 16bit DSP TMS320 F240. The DSP controller enable enhanced real time algorithm and cost-effective design of intelligent controller for motors which can be yield enhanced operation, fewer system components, lower system cost, increased efficiency and high performance. The system presented are stator flux and torque observer using current model that inputs are current sensing of motor terminal and rotor angle for a low speed operating area, two hysteresis controller, optimal switching look-up table, and IGBT voltage source inverter by fully integrated control software. The developed control system are shown a good motion control response characteristic results and high performance features using 2.2Kw general purposed induction motor.

• 전기전자학회논문지
• /
• 제11권4호
• /
• pp.358-363
• /
• 2007

This paper presents a floating point unit(FPU) with 3 stages for a 3D graphics shader engine. It targeted to accelerate 3D graphics in portable device environments. In order to design a balanced architecture for a shader engine, we analyzed shader assembly instructions and estimated the performance of FPU with the method we propose. The proposed unit handles 4-dimensional data through separated two paths that are lead to general operation module and special function module. The proposed FPU is compiled as a form of the cascade FPU with 3 stages to efficiently handle a matrix operation with relatively low hardware overhead. Except some complex instructions that are executed using macro instructions, all instructions complete an operation in a single instruction cycle at 100MHz frequency. A special function module performs all operations in a single clock cycle using the Newton Raphson method with the look-up table.