• 정보보호학회논문지
• /
• 제26권1호
• /
• pp.5-15
• /
• 2016

전력 분석 공격은 공격자가 암호 알고리즘이 수행되는 동안 발생하는 전력 신호를 분석하여 비밀정보를 알아내는 분석 기법이다. 이러한 부채널 공격의 대응기법으로 널리 알려진 방법 중 하나는 마스킹 기법이다. 마스킹 기법은 크게 불 마스킹 형태와 산술 마스킹 형태의 두 종류로 나뉜다. 불 연산자와 산술 연산자를 사용하는 암호 알고리즘의 경우, 연산자에 따라 마스킹의 형태를 변환하는 알고리즘으로 마스킹 기법을 적용 가능하다. 본 논문에서는 기존의 방식보다 더 적은 비용의 저장 공간을 이용하는 산술 마스킹에서 불 마스킹 변환 알고리즘을 제안한다. 제안하는 변환 알고리즘은 마스킹의 최하위 비트(LSB)의 경우 불 마스킹과 산술 마스킹이 같음을 이용하여 변환하려는 비트 크기와 같은 크기만큼 저장 공간을 사용하여 참조 테이블을 구성한다. 이로 인해 기존의 변환 알고리즘과 비교해 성능 저하 없이 더 적은 비용으로 변환 알고리즘을 설계할 수 있다. 추가로 제안하는 기법을 LEA에 적용하여 기존의 기법보다 최대 26.2% 성능향상을 보였다.

• 정보과학회 논문지
• /
• 제44권5호
• /
• pp.537-544
• /
• 2017

부호가 있는 정수 표현의 특별한 형태인 NAF(non-adjacent form)는 양의 정수의 이진표현에서 0이 아닌 비트의 평균 밀도를 낮추어 해밍 웨이트를 최소화시킨다. 이러한 장점으로 인해 NAF는 다양한 분야에서 활용 가능하며 특히 암호학 분야에서 적극적으로 활용된다. 그러나 기존 NAF 변환 알고리즘은 변환 과정에서 LSB가 1이 되는 경우가 증가할수록 변환 속도가 저하되는 문제점이 존재한다. 본 논문에서는 기존 NAF 변환 알고리즘의 문제점을 해결하여 NAF 변환의 속도를 향상시키기 위한 방안을 제안한다. 제안한 알고리즘의 우수성을 검증하기 위하여 저성능 8-bit 마이크로프로세서인 ATmega128에 기존 알고리즘과 제안한 알고리즘을 구현하여 다양한 입력 패턴 하에서 CPU Cycle을 측정하였다. 이를 통해 제안 알고리즘이 기존 알고리즘보다 주요 패턴 처리 시 소요 사이클 카운터를 평균 20% 향상시킬 뿐만 아니라 NAF 변환 시간을 13% 이상 감소시킴을 확인하였다.

• 한국멀티미디어학회논문지
• /
• 제9권10호
• /
• pp.1304-1313
• /
• 2006

21세기를 맞이하면서 정보통신기술의 발전과 인터넷 이용 확산 등으로 사용자 인증이 중요한 문제로 대두되고 있으며, 보다 강력한 사용자 인증을 위하여 생체인식 기술의 연구가 활발히 진행되고 있다. 그러나 사용자 인증을 위한 생체정보가 타인에게 도용된다면 패스워드나 PIN과 달리 변경이 불가능하므로 심각한 문제를 일으킨다. 본 논문에서는 센서에서 획득된 지문영상을 클라이언트로 안전하게 전송하는 프로토콜을 제안한다. 특히, 계산능력이 부족한 임베디드 프로세스를 내장한 지문센서에서 지문영상을 실시간으로 암호화하기 위하여 지문영상 전체를 암호화하는 대신, 지문영상의 특정 비트 평면만을 암호화하는 부분암호화 알고리즘을 제안한다. 일반적인 부분암호화 방법에서 사용되어지는 최상위 비트 평면으로 부분암호화를 착 경우 간단한 공격으로 지문의 융선정보를 알 수 있기 때문에 지문인식 시스템에 공격이 가능한 문제점이 있다. 본 논문에서는 이러한 문제를 해결하기 위하여, 최상위 비트정보 대신 최하위 비트정보를 이용하는 개선된 선택적 비트 평면 암호화 방법을 사용하였다. 제안된 알고리즘의 성능을 분석하기 위해 16비트 임베디드 프로세서를 가진 지문센서를 개발하고 부분암호화 방법을 구현한 결과, 기밀성 보장 및 실시간 처리가 가능함을 확인하였다.

• 정보보호학회논문지
• /
• 제18권1호
• /
• pp.41-47
• /
• 2008

본 논문에서는 유한 필드 GF($2^m$)상에서 모듈러 곱셈과 제곱을 동시에 수행하는 새로운 디지트 단위 LSB-우선 시스톨릭 구조를 제안한다. 디지트의 크기를 L이라고 할 경우, $L{\times}L$ 크기의 디지트 구조로 유도하기 위하여 기존의 곱셈과 제곱을 동시에 수행하는 알고리즘을 사용하고, 그 알고리즘에서 유도된 구조의 각 셀을 분리하고 인덱스 변환시킨 후 병합하는 방법을 사용한다. 본 논문에서 제안된 구조는 암호 프로세서를 위한 기본 구조로 이용될 수 있고, 단순성, 규칙성, 병렬성으로 인해 VLSI 구현에 적합하다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (1)
• /
• pp.646-648
• /
• 1999

본 논문에서는 RSA 암호 알고리즘의 핵심 계산 과정인 모듈로 곱셈 연산의 효율적인 하드웨어 구현을 위해 새로운 알고리즘과 하드웨어 구조를 제시한다. 기존의 몽고메리 알고리즘이 LSB 우선 방법을 사용한 것과는 달리 여기서는 MSB 우선 방법을 사용하였으며, RSA 암호 시스템에서 키가 일정 기간 동안 변하지 않고 유지된다는 점에 착안해 계수(Modulus)에 대한 보수(Complements)를 미리 계산해 놓고 이를 이용하여 모듈로 감소 처리를 간단히 덧셈으로 치환하도록 하였다. 보수들을 저장할 몇 개의 레지스터와 그들 중 하나를 선택하기 위한 간단한 멀티플렉서(Multiplexer)만을 추가함으로써 몽고메리 알고리즘이 안고 있는 홀수 계수 조건과 사후 연산이라는 번거로움을 없앨 수 있다. 본 논문에서 제안하는 알고리즘은 하드웨어 복잡도가 몽고메리 알고리즘과 비슷하며 그 내부 계산 구조를 보여주는 DG(Dependence Graph)의 지역 연결성 (Local Connection), 모듈성(Modularity), 데이터의 규칙적 종속성 (Regular Data Dependency)등으로 인한 실시간 고속 처리를 위한 VLSI 구현에 적합하다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2005년도 추계학술대회 논문집
• /
• pp.353-356
• /
• 2005

이 논문에서, 제시된 감마$({\gamma})$ 라인 시스템은 해당 공식에 의해 만들어진 비선형 감마 곡선과 하드웨어로 구현된 결과 사이의 오차를 최소화하기 위해 만들어졌다. 제시된 알고리즘과 시스템은 특정 감마값이 2.2, 즉 {0,1}$^{2.2}$에 의해 생성되는 공식과 입, 출력 데이터 크기가 10bit를 기반으로 한다. 오차를 최소화하기 위해, 시스템은 데이터 점들 사이를 지나 적합한 다항식을 만드는 수치해석 방법, 최소 자승 다항식을 사용하였다. 제한된 감마 라인은, 정밀도를 높이기 위해, 서로 각각의 중첩된 범위를 가지는 2차 다항식 9개로 구성되어 있다. $MATLAB^{TM}$ 7.0으로 검증된 알고리즘을 바탕으로, 제한된 시스템은 Verilog-HDL으로 구현되었다. 시스템은 2클럭 지연을 가지며 1 클럭마다 결과가 생성된다. 오차 범위(LSB)는 -4에서 +3이다. 표준편차는 1.287956238을 가진다. 시스템의 전체 게이트 값은 2,083이며, 최대 타이밍은 15.56[ns] 이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.1765-1768
• /
• 2005

Binary-search 알고리즘을 이용한 새로운 6-bit 300MS/s ADC 를 제안 하였다. 본 연구에서 제안된 ADC 는 저전력, 고속동작, 저해상도의 응용분야에 적합하도록 설계 되었다. 11 개의 rail-to-rail 비교기와 기준전압 발생기, 그리고 기준전압 제어회로로 구성 되었으며, 이는 기존의 구조와는 다른 전혀 새로운 형태로 제안된 것이다. 전력소모를 줄이기 위해 비교기 공유기술을 사용하였다. 또한 ADC 의 sub-block 인 rail-to-rail 비교기는 인버터 logic threshold 전압 값을 이용한 새로운 형태의 비교기를 제안하였다. 비교기는 인버터와 n-type preamp, p-type preamp 그리고 각각에 연결되는 latch 로 구성되었다. 기존의 rail-to-rail comparator 에 비해 입력 범위 전체 영역에서 일정한 gm 값을 얻을 수 있다. 실험결과 2.5V 공급전압에서, 17mW 의 전력 소모를 보이며, 최대 304MS/s 의 데이터 변환율을 가진다. INL 과 DNL 은 입력신호가 2.38Mhz 의 주파수를 가지는 삼각파일 때, 각각 ${\pm}0.54LSB$, ${\pm}1LSB$ 보다 작다. TSMC 0.25u 공정을 이용하였다.

• 정보보호학회논문지
• /
• 제15권2호
• /
• pp.113-122
• /
• 2005

본 논문에서는 악의적인 공격에는 워터마크가 쉽게 깨어지고 비악의적인 공격에는 워터마크가 쉽게 깨어지지 않도록 하는 투 가지 목적을 동시에 만족시키기 위한 다중 워터마킹 알고리즘을 제안한다. Discrete Wavelet Transform(DWT)의 계수를 이용해 이미지를 인증하는 기법으로, 워터마크로 사용될 이진 이미지와 LL3 영역에서 추출된 특징을 조합하여 이미지에 삽입될 정보를 생성한다 이미지의 공간영역과 주파수영역에 정보를 다중으로 삽입하여 공간영역에서 일어날 수 있는 악의적인 공격에 대응할 뿐만 아니라 주파수영역에서의 blurring, sharpening 및 JPEG 압축과 간은 비 악의적인 공격을 허용하는 기법이다. 공간영역에서는 이미지 블록의 모든 픽셀의 Least Significant Bit(LSB)에 정보를 삽입하고, 주파수영역에서는 삽입할 정보에 따라 LH2와 HL2의 계수를 조절하므로 정보를 삽입하게 된다.

• 정보처리학회논문지C
• /
• 제9C권1호
• /
• pp.1-8
• /
• 2002

디지털 이미지 워터마킹(digital image watermarking)은 이미지 소유자의 정보를 디지털 이미지 속에 삽입시켜 이미지 소유자의 저작권을 보호하는 것을 목적으로 하는 기법이다. 저작권 보호를 위한 디지털 이미지 워터마킹 기법은 기존의 스테가노그라피(steganography)보다 워터마킹 공격에 대한 견고성과 육안적 비구별성을 동시에 추구해야 하고, 워터마킹 알고리즘의 은닉성 대신 키의 은닉성이 보장되어야 하며, 암호학과 마찬가지로 키의 사용으로 허가받지 않은 사용자의 워터마크 검출을 방지할 수 있어야 한다. 본 논문에서는 암호학 함수인 ElGamal함수를 사용하는 워터마킹 기법을 제안한다. 일방향 해쉬 함수를 구현하기 위해 ElGamal일방향 함수와 모듈라 연산을 사용한다. 제안하는 워터마킹 기법은 LSB(least significant bit)공격과 감마 보정 공격에 대해 견고하며 육안적 비구별성(perceptual invisibility)이 높다. 제안하는 워터마킹 기법의 실제 구현 및 실험을 통한 실험 결과를 분석하여 견고성과 육안적 비구별성의 특징을 확인한다 향후 과제로, 키생성을 위한 의사난수성과 비대칭키의 생성을 동시에 달성시키는 알고리즘 연구가 요구된다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.265-272
• /
• 2007

본 논문은 비선형 휘도 출력을 요구하는 영상장치 기기를 위한 감마 보정에 관한 것이다. 제안된 감마 수정 시스템은 일반적인 공식에 의해 만들어지는 비선형적 특성을 지닌 감마 커브와 제안된 알고리즘에 의해 생성되는 결과와 차이를 최소화하기 위한 시스템이다. 오차를 최소하기 위해, 제안된 시스템은 Least Squares Polynomial을 사용하였다. 이 알고리즘은 샘플간의 점들에 대해서 최적의 다항식을 계산하는 방법이다. 각각의 시스템들은 연속적인 여러 개의 방정식으로 구성되어 있으며, 정밀도를 높이기 위해서 각 구간마다 고유의 중첩 구간을 가지고 있다. 최종적으로 알고리즘을 검증하여, 시스템들은 Verilog-HDL를 사용하여 구현되었다. 본 논문에선 가장 초기적 알고리즘인, Seed Table을 이용한 기존 시스템과 이를 개선하기 위해 만들어진 제안된 감마 시스템을 비교하려고 한다. 제안된 시스템과 기존 시스템은 클럭 대기(clock latency)가 1과 2의 값을 지닌다. 그러나 에러 범위(LSB)는 $0{\sim}+36$에서 $-1{\sim}+1$으로 향상되었다. 삼성 0.35 worst case 환경에서 합성된 gate count는 2,063에서 2,564으로 증가되었으나, maximum data arrival time은 29.05[ns]에서 17.52[ns]으로 더 빨라졌다.