• 한국통신학회논문지
• /
• 제28권12A호
• /
• pp.983-990
• /
• 2003

본 논문에서는 3GPP 모뎀용 비동기식 동기추적회로(noncoherent code tracking loop)를 설계하고 설계된 회로의 정상상태 지터 분산(steady-state jitter variance)과 과도응답 특성(transient response characterisitc)을 해석한다. 먼저, AWGN 환경에서의 지터 분산을 펄스성형 필터(pulse-shaping filter), 타이밍 오프셋(timing offset), 신호 대잡음비(signal-to-interference ratio), 루우프 대역폭(loop bandwidth)에 대한 일반식으로 유도하고, 과도응답 특성을 이론적으로 해석한다. 이를 바탕으로, 디지털 하드웨어 구현이 용이한 가변 대역폭 동기추적회로를 설계하며 설계된 회로와 고정 대역폭 시스템의 성능을 이론적으로 비교, 분석하고 컴퓨터 시뮬레이션을 통해 검증한다.

• 한국정보전자통신기술학회논문지
• /
• 제13권2호
• /
• pp.123-128
• /
• 2020

본 논문에서는 주파수 변화 감지 회로 (FVSC : frequency variation sensing circuit)를 포함하는 부궤환 루프를 가지는 저잡음 위상고정루프를 제안하였다. 위상 고정 상태에서 전압제어발진기의 출력주파수가 변화할 때 주파수 변화 감지 회로는 루프 필터의 커패시터의 전하량을 조절하여 제안한 위상고정루프의 위상잡음과 지터 특성을 개선할 수 있다. 위상고정루프의 출력 주파수가 증가하면 주파수 변화 감지 회로가 루프 필터 커패시터 전하를 감소시킨다. 이는 루프필터 출력 전압을 하강하게 하여 위상고정루프 출력 주파수가 하강하게 된다. 추가된 부궤환 루프는 제안한 위상고정루프의 위상잡음 특성을 더욱 더 좋게 한다. 주파수 변화 감지 회로에 사용된 커패시터 크기는 영점을 결정하는 루프 필터 커패시터 크기와 비교하여도 아주 작은 크기이어서 칩 크기에 영향을 미치지 않는다. 제안된 저잡음 위상고정루프는 1.8V 0.18㎛ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 273fs 지터와 1.5㎲ 위상고정시간을 보여주었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.907-910
• /
• 2000

QPSK 복조기는 위상 오차에 따른 문제점을 극복하기 위해 수신단에서는 반송파의 주파수와 위상을 tracking 하는 Carrier recovery loop부분이 필요하다〔1〕. Carrier recovery loop는 multiplier, arm filter, matched filter, decimator, loop filter, NCO로 구성이 된다〔2〕.기존 Carrier recovery loop의 NCO는 sine과 cosine의 lookup table을 갖는 구조로 되어있어, 전력소모가 크다는 문제점을 가지고 있다. 따라서 본 논문에서는 lookup table을 사용하지 않는 저 전력 구조의 QPSK복조기의 Carrier recovery loop의 NCO를 설계했다.

• International Journal of Contents
• /
• 제3권3호
• /
• pp.15-19
• /
• 2007

We review some loop partitioning techniques such as loop splitting method by thresholds and Polychronopoulos' loop splitting method for exploiting parallelism from single loop which already developed. We propose improved loop splitting method for maximizing parallelism of single loops with non-constant dependence distances. By using the iteration and distance for the source of the first dependence, and by our defined theorems, we present generalized and optimal algorithms for single loops with non-uniform dependences. The algorithms generalize how to transform general single loops with one dependence as well as with multiple dependences into parallel loops.

• Journal of applied mathematics & informatics
• /
• 제9권1호
• /
• pp.231-238
• /
• 2002

In this paper, we study cyclic codes detecting a subclass of close-closed loop bursts viz. low-density close-closed loop bursts. A subclass of CT close-closed loop berets called CT low-density close-closed loop bursts is also studied.

• 제어로봇시스템학회논문지
• /
• 제10권8호
• /
• pp.669-672
• /
• 2004

This paper considers the implementation and experiments of an open-loop Cylindrical Vibratory Gyroscope(CGV). An open-loop CGV composed of thin cylindrical vibrating element, electromagnetic drive and pick-off element with open-loop control was designed and fabricated. The experimental performance tests of the open-loop CGV were done using a temperature chambered rate table. Also, the limitations of open-loop CGV were analyzed and the solution for the limitations was proposed.

• 한국콘텐츠학회논문지
• /
• 제5권4호
• /
• pp.204-211
• /
• 2005

본 논문은 비균일 단일루프의 병렬성을 향상시키기 위해서 지금까지 개발된 최소 종속 거리 분할 방법, Polychronopoulous 분할 방법, 그리고 최초 종속 분할 방법과 같은 세 가지 루프 분할 방법을 소개하며, 기존의 분할 방법의 문제점들을 제시한다. 그리고, 기존의 세 가지 루프 분할 방법 중에서 가장 효과적인 최초 종속 분할 방법을 확장하여 병렬성을 향상시킨 보다 강력한 루프 분할 방법을 제안한다 제안된 알고리즘은 역 종속성일 경우와 gcd(최대공약수)값이 1보다 클 경우와 같이 최초 종속 분할 방법에서 해결하지 못한 문제점들을 해결하였다.

• 한국광학회지
• /
• 제4권3호
• /
• pp.330-337
• /
• 1993

Erbium이 첨가된 광섬유를 이득 매질로 하여 광섬유 loop mirror가 포함된 '8' 자 형태의 고리형 광섬유 레이저를 구성하였다. Loop mirror내의 양방향으로 진행하는 두 광파간의 비선형적 위상차로 인하여 loop mirror의 투과율이 입사광 강도에 의존함으로써 수동형의 모드록킹이 가능하였으며, 외부 perturbation 이나 변조소자의 도움없이도 공진기내의 편광조절기만의 조절에 의해 모드록킹ㅇ르 시작시킬 수 있었다. 또한 모드록킹에 의한 펄스 출력 파형을 비선형 loop mirror의 투과특숭과 관련하여 고찰하여 보았다.

• 한국원자력학회:학술대회논문집
• /
• 한국원자력학회 2005년도 추계학술발표회
• /
• pp.703-704
• /
• 2005

• 한국정보통신학회논문지
• /
• 제15권7호
• /
• pp.1552-1558
• /
• 2011

본 논문에서는 전압제어지연단(Voltage Controlled Delay Line : VCDL)을 이용하여 기존의 위상고정루프와 다른 형태의 위상 지연고정루프(Phase Delay Locked Loop)를 제안하였다. 이 구조를 이용하여 기존의 위상고정루프의 2차 또는 3차 루프필터(Loop Filter)를 단하나의 커패시터로 구현하여 칩의 크기를 크게 줄였다. 새로이 제안하는 듀얼루프 위상 자연고정루프에서는 전압제어지연단 경로의 커패시터와 전하펌프의 전류 크기를 조절함으로서 작은 이득 값을 가지는 전압제어지연단을 사용할 수 있다. 제안된 회로는 $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 Hspice로 시뮬레이션을 수행하고 회로의 동작을 검증하였다.