• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2003년도 International Meeting on Information Display
• /
• pp.149-152
• /
• 2003

Soruce/drain (or, LDD) formation technology is critical to device reliability especially in the case of short channel LTPS-TFT devices. Ion shower doping with a main ion source of $P_2H_x$ was conducted on ELA Poly-Si. We report the effects of annealing methods on dopant activation and damage recovery in ion-shower doped poly-Si.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.1072-1075
• /
• 2004

Ion shower doping using a source gas of $PH_3/H_2$ was conducted on excimer-laser-annealed (ELA) Poly-Si. As-implanted damage is accumulated more and more with the increase of an acceleration voltage and a doping time. In this study we found that dopant-activation is relatively a rapid kinetic-process while damage-recovery is not.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.376-376
• /
• 2012

본 연구는 Poly-Si에 이온 주입된 Boron의 Activation 거동을 연구하고자 SLS (Sequential Lateral Solidification) Poly-Si과 ELA (Excimer Laser Annealing) Poly-Si의 활성화 거동을 비교 분석하였다. SLS 및 ELA 결정화 방법으로 제조된 Poly-Si을 모재로 비 질량 분리 방식의 ISD (Ion Shower Doping) System을 사용하여 2.5~7.0 kV까지 이온주입 하였다. 이온주입 후 두 가지의 열처리 방법, 즉, FA 열처리(Furnace Annealing)와 RTA 열처리(Rapid Thermal Annealing)를 사용하여 도펀트 활성화 열처리를 수행하고 이온주입 조건 및 활성화 열처리 방법에 따른 결함 회복 및 도펀트 활성화 거동의 변화를 관찰하였다. TRIM-code Simulation 결과 가속 이온 에너지와 조사량이 증가 할수록 이온주입 시 발생하는 결함의 양이 증가하는 것을 정량적으로 계산하였다. 실험 결과 결함의 양이 증가 할수록 Activation이 잘되는 것을 관찰할 수 있었다. SLS Poly-Si에 비하여 ELA Poly-Si의 경우 도펀트 활성화 열처리 후 활성화 효율이 높게 나타났다. 본 결과는 Grain Boundary의 역할과 밀접한 관계가 있으며 간단한 정성적인 Model을 제시하였다. 활성화 효율의 경우 RTA 열처리 시편이 FA 시편에 비하여 높은 것이 관찰되었다. 본 결과는 열처리 온도 및 시간에 따라 변화하는 Boron의 특이한 활성화 거동인 Reverse Annealing 효과에 기인하는 것으로 규명되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2003년도 제24회 학술발표회 초록집
• /
• pp.135-135
• /
• 2003

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2002년도 제23회 학술발표회 초록집
• /
• pp.92-92
• /
• 2002

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.140-140
• /
• 2010

Non-mass analyzed ion shower doping (ISD) technique with a bucket-type ion source or mass-analyzed ion implantation with a ribbon beam-type has been used for source/drain doping, for LDD (lightly-doped-drain) formation, and for channel doping in fabrication of low-temperature poly-Si thin-film transistors (LTPS-TFT's). We reported an abnormal activation behavior in boron doped poly-Si where reverse annealing, the loss of electrically active boron concentration, was found in the temperature ranges between $400^{\circ}C$ and $650^{\circ}C$ using isochronal furnace annealing. We also reported reverse annealing behavior of sequential lateral solidification (SLS) poly-Si using isothermal rapid thermal annealing (RTA). We report here the importance of implantation conditions on the dopant activation. Through-doping conditions with higher energies and doses were intentionally chosen to understand reverse annealing behavior. We observed that the implantation condition plays a critical role on dopant activation. We found a certain implantation condition with which the sheet resistance is not changed at all upon activation annealing.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제48권5호
• /
• pp.339-343
• /
• 1999

This paper reports the characteristics of poly-Si TFT unitary CMOS circuits fabricated with various techniques, in order to investigate the optimum process conditions. The active films were deposited by PECVD and LPCVD using $SiH_4\; and\; Si_2H_6$ as source gas, and annealed by SPC and ELA methods. The impurity doping of the oource and drain electrodes was performed by ion implantation and ion shower. In order to investigate the AC characteristics of the poly-Si TFTs processed with various methods, we have examined the current driving characteristics of the polt-Si TFT and the frequency characteristics of 23-stage CMOS ring oscillators. Ithas been observed that the circuits fabricated using $Si_2H_6$ with low-temperature process of ELA exhibit high switching speed and current driving performances, thus suitable for real application of large area electronics.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.265-265
• /
• 2014

일반적으로 태양전지 및 반도체 공정에서 불순물 주입 과정인 도핑(Doping)공정은 크게 몇 가지 방법으로 구분해 볼 수 있다. 소성로(Furnace)를 이용하여 열을 통해 불순물을 웨이퍼 내부로 확산시키는 열확산 방법과 진공 챔버 내부에서 전자기장을 걸어 이온을 극도로 가속시켜 진행하는 이온 주입(Ion implantation)이나 이온 샤워(Ion shower)를 이용한 도핑 방법이 있다. 또한 최근 자외영역 파장의 레이저광을 조사하여 광화학 반응에 의해 도펀트 물질를 분해하는 동시에 조사 부분을 용해하여 불순물을 도포하는 기법인 레이져 도핑(Laser doping) 방법이 개발중이다. 그러나 레이져나 이온 도핑 공정기술은 고가의 복잡한 장비가 필요하여 매출 수익성 및 대량생산에 비효율적이며 이온 주입에 의한 박막의 손상을 치료하기 위한 후속 어닐링(Post-annealing) 과정이 요구되는 단점을 가지고 있고 열확산 도핑 방법은 정량적인 불순물 주입 제어가 어렵고 시간 대비 생산량의 한계가 있다. 반면 대기압 플라즈마로 도핑을 할 경우 기존에 진공개념을 벗어나 공정상에서 보다 저가의 생산을 가능케 할 뿐아니라 멀티 플라즈마 소스 개발로 이어진다면 시간적인 측면에서도 단연 단축시킬 수가 있어 보다 대량 생산 공정에 효과적이다. 따라서 본 연구에서는 새로운 도핑 방법인 대기압 플라즈마를 이용한 도핑 공정기술의 가능성을 제안하고자 도핑 공정 시 웨이퍼 내 전류 패스(Current path)에 대한 메카니즘을 연구하였다. 대기압 플라즈마 방전 시 전류가 웨이퍼 내부에 흐를 때 발생되는 열을 이용하여 도핑이 되는 형식이란 점을 가정하고 이 점에 대한 원리를 증명하고자 실험을 진행하였다. 실험 방식은 그라운드(Ground) 내 웨이퍼의 위치와 웨이퍼 내 방전 위치에 따라 적외선 화상(IR image: Infrared image) 화상을 서로 비교하였다. 적외선 화상은 실험 조건에 따라 화상 내 고온의 표식이 상이하게 변하는 경향성을 나타내었다. 이 고온의 표식이 전류 패스라는 점을 증명하고자 시뮬레이션을 통해 자기장의 전산모사를 한 결과 전류 패스의 수직 방향으로 자기장이 형성이 됨을 확인하였으며 이는 즉 웨이퍼 내부 전류 패스에 따라 도핑이 된다는 사실을 명백히 말해주는 것이며 전류 패스 제어의 가능성과 이에 따라 SE(Selective Emitter) 공정 분야 응용 가능성을 보여준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1995년도 제9회 학술발표회 논문개요집
• /
• pp.140-140
• /
• 1995

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.199-199
• /
• 2008

이 실험은 NVM의 Oxide, Nitride, Oxide nitride층별 blocking, trapping and tunneling 속성에 대해서 밝히고자 한다. gate 전극은 값싸고 전도도가 좋은 알루미늄을 사용한다. 유리기판위에 Silicon nitride층을 20nm로 코팅하고 Silicon dioxide층을 10nm로 코팅한다. 그리고 amorphous Silicon material이 증착된다. Poly Silicon은 Solid Phase Crystallization 방법을 사용하였다. 마지막 공정으로 p-doping은 ion shower에 의한 방법으로 drain과 source 전극을 생성하였다. gate가 biasing 될 때, p-channel은 source와 drain 사이에서 형성된다. Oxide Nitride Oxide nitride (ONO) 층은 각각 12.5nm/20nm/2.3nm의 두께로 만들었다. 전하는 Program process 중에 poly Silicon층에서 Silicon Oxide nitride tunneling층을 통하여 움직이게 된다. 그리고 전하들은 Silicon Nitride층에 머무르게 된다. 그 전하들은 erasing process 중에 trapping 층에서 poly Silicon 층으로 되돌아 간다. Silicon Oxide blocking층은 trapping층으로 전하가 나가는 것을 피하기 위하여 더해진다. 이 논문에서 Programming process와 erasing process의 Id-Vg 특성곡선을 설명한다. Programming process에 positive voltage를 또는 erasing process에 negative voltage를 적용할 때, Id-Vg 특성 곡선은 왼쪽 또는 오른쪽으로 이동한다. 이 실험이 보여준 결과값에 의해서 10년 이상의 저장능력이 있는 메모리를 만들 수 있다. 그러므로, NVM의 중요한 두 가지 성질은 유지성과 내구성이다.