

【TP-03】

저온 poly-Si TFT의 제조 시 Ion Shower Doping 공정 연구

김동민, 박종현, 노재상

홍익대학교 신소재공학과

유리 기판 위에 저온 Poly-Si TFT의 MOS 소자를 제조하기 위한 핵심 단위 공정은 (1) 결정화 공정, (2) Gate Oxide 형성 공정, (3) Gate Electrode 형성 공정, 그리고 (4) Source/Drain 형성 공정 등이 있다. Source/drain 형성을 위하여 n-type 또는 p-type 불순물을 이온 주입하게 된다. 200 mm 및 300 mm 구경의 silicon wafer를 사용하는 반도체 공정의 경우 mass-separation이 가능한 이온 주입기를 사용하는 반면 TFT의 경우 유리 기판이 대 면적이기 때문에 non-mass separation 방식의 ion shower doping이 그 동안 채택되어 왔다. 그러나 최근 mass-separation이 가능한 ribbon-beam-type의 이온 주입기가 개발되어 일부 회사의 양산에 적용되고 있는 실정이다. 이온 주입 후 열처리가 반드시 수반되는데 이는 (1)도편트의 활성화 및 (2)이온 주입에 의해 야기된 다결정 실리콘 내의 격자 결함을 회복하는 역할을 한다. 이 두 가지 요소를 동시에 만족시키기 위하여 (1)이온 주입 방법 및 조건 그리고 (2)열처리 방법 및 조건을 최적화 하여야 한다. 특히 CMOS의 일부를 이루는 NMOS의 경우 n-type 도편트인 P의 큰 질량으로 인해 야기된 많은 양의 격자 결함을 적절한 이온 주입 조건 및 열처리 조건으로 제어하지 못한다면 TFT 소자의 신뢰성을 기대하기 힘들다. 그러므로 이온 주입 방법 및 조건에 의해 변화되는 as-implanted 상태의 물성에 관한 정확한 정보를 얻기 위한 체계적인 연구가 필요하다. 또한 도편트의 활성화를 극대화하고 동시에 결함을 최소화하는 저온 열처리 공정 방법 및 조건을 개발하여야 한다. 본 연구에서는 p-type Si wafer 위에 buffer oxide layer 5000 Å을 형성하고 그위에 PECVD a-Si 박막 500 Å을 증착한 후 excimer laser에 의해 1차 annealing하여 3000~4000 Å의 grain size의 균일한 poly-Si을 형성한 후 다양한 공정 변수, 즉 가속전압, doping 시간, RF power 그리고 gas 유량에 따라 phosphorous를 doping 하였고 FA (furnace annealing) 및 ELA(excimer laser annealing) 열처리 후 4-point probe에 의해 면적항을 측정하였고 doping 전,후의 미세구조 변화를 관찰하기 위하여 SEM, AFM 그리고 dopant 및 수소의 profile 분석을 위해 SIMS를 실시하였다. 또한 ISD 공정시 plasma 내에 발생하는 주된 이온종의 박막내 분포를 알아보기 위해 SIMS 결과와 TRIM-code Simulation 결과를 비교 분석하여 예측할 수 있었다.

[참고문헌]

1. S. J. Fonash, Aigno Yin, and Douglas Reber, Electrochem. Soc. Proc. 94-35, 33 (1994)
2. Roger C. Summer, Solid State. Tech. 39, 1, 103 (1996)
3. T. Sameshima, Electrochem. Soc. Proc. 96-103, 21 (1996)