• 전자공학회논문지A
• /
• 제32A권9호
• /
• pp.142-151
• /
• 1995

The trend of compact size, light weight, low power consumption in the portable telecommunication equipments demands large scale integration and low voltage operation of chips and the minimization of the number of the components in the telecommunication terminal. According to the trend, existing chip components are modulized and are integrated as a part into a bigger chip. This paper is about the development of the peripheral units of micro-controller for mobile telecommunication terminal. Peripherals consist of DMA controller, Interrupt controller, timer, watchdog timer, clock generator, and power management unit. They are designed to be integrated with EU(Execution Unit) and BIU(Bus Interface Unit) into a 16 bit micro-controller which will be used as a core of an ASIC for next generation digital mobile telecommunication terminal. At first, whole block of the micro-controller was described by VHDL behavioral model and simulated to verify its overall operation. Then, watchdog timer, clock generator and power management unit were directly synthesized by using VHDL synthesis tool. Rest of the pheriperal units were designed and simulated by using Compass Design Tool.

• 제어로봇시스템학회논문지
• /
• 제19권12호
• /
• pp.1125-1131
• /
• 2013

Nowadays, embedded software development using the MATLAB/Simulink system is gradually emerging. Studies generating the parts of embedded S/W in a Rapid Prototype are presented. In this paper, a method to generate the entire embedded S/W of enhanced AC motor control is proposed. High performance motor control could not be achieved with the basic Simulink library and RAppID Toolbox library as it does not have PWM based Interrupt, an ASAC (Analog Sensing for AC Motors) function and other special functions of the Freescale MPC555x. Consequently, the required libraries for enhanced AC motor control are created by Legacy code tool, TLC (Target Language Compiler) and S-Function (System-Function) of MATLAB/ Simulink and utilized in the Rapid Prototype. Motor control performance and execution time are compared automatically to the generated-code S/W with the hand coded S/W. The IPMSM (Interior Permanent Magnet Synchronous Motor) and MPC5553 board that were designed as the AC motor controller for hybrid electrical vehicle are used for the test. The performances meet the requirements and satisfactory results are acquired.

• 정보과학회 논문지
• /
• 제42권5호
• /
• pp.551-557
• /
• 2015

ARM TrustZone을 이용한 기술은 새로운 임베디드 시스템의 가상화 연구로 관심을 끌고 있다. ARM TrustZone은 secure world와 normal world라는 두 개의 가상 실행 환경을 정의한다. 소프트웨어의 기능을 확장하기 위한 방법으로 ARM TrustZone 환경에서 world 간 통신은 중요하다. 그러나 현재의 모니터 모드의 소프트웨어는 world 간 통신을 충분히 지원하지 않고 있다. 본 논문에서는 ARM TrustZone을 이용한 각 world에서 구동되는 게스트 운영체제 간의 새로운 통신 메커니즘을 제시한다. 제안한 통신 메카니즘은 싱글코어와 멀티코어에서 양방향 world 간 통신을 지원한다. 본 논문에서는 ARM Cortex-A9 MPCore 기반의 NVIDIA Tegra3 processor를 사용하였고, 30MB/s이상의 통신 성능을 보여주었다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.1068-1076
• /
• 2019

오늘날 우리가 사용하고 있는 대부분의 전자제품에는 마이크로 컨트롤러가 내장되어 있으며, 이를 내장한 미니컴퓨터를 임베디드 시스템이라고 한다. 이러한 소규모 환경에서는 마이크로 컨트롤러에 응답성이 매우 중요한데 본 논문에서는 마이크로 컨트롤러에 기본적인 입출력 제어, 타이머/카운터 인터럽트 동작원리 및 이해에 대한 내용과 더불어 마이크로 컨트롤러 내의 플래시메모리에 각 프로그램 실행 루틴인 메인 루틴 및 인터럽트 서비스루틴에 대한 특징 및 프로그램 실행 순서를 컨트롤하여 처리율과 레이턴시를 개선하는 프로그램 로직을 제안하고 있다. 본 논문에서의 하드웨어 시뮬레이션은 아트멜사와 마이크로칩사에서 출시한 ATmega128과 PIC16F877A 마이크로 컨트롤러를 이용하여 검증이 실시되었다.

• Journal of Astronomy and Space Sciences
• /
• 제29권3호
• /
• pp.315-320
• /
• 2012

We developed a mass-memory chip by staking 1 Gbit double data rate 2 (DDR2) synchronous dynamic random access memory (SDRAM) memory core up to 4 Gbit storage for future satellite missions which require large storage for data collected during the mission execution. To investigate the resistance of the chip to the space radiation environment, we have performed heavy-ion-driven single event experiments using Heavy Ion Medical Accelerator in Chiba medium energy beam line. The radiation characteristics are presented for the DDR2 SDRAM (K4T1G164QE) fabricated in 56 nm technology. The statistical analyses and comparisons of the characteristics of chips fabricated with previous technologies are presented. The cross-section values for various single event categories were derived up to ~80 $MeVcm^2/mg$. Our comparison of the DDR2 SDRAM, which was fabricated in 56 nm technology node, with previous technologies, implies that the increased degree of integration causes the memory chip to become vulnerable to single-event functional interrupt, but resistant to single-event latch-up.

• 한국콘텐츠학회논문지
• /
• 제11권9호
• /
• pp.45-53
• /
• 2011

첨단 군사 체계를 위한 측정 장치의 필요성에 따라 낮은 지연을 추구하는 실시간 특성인 시간 결정성과 수행의 정확성은 매우 중요해 졌으며, 이러한 이유로 리눅스와 같은 범용 운영체제에 실시간 기능을 추가하는 시장 요구가 증대하게 되었다. 따라서 RTLinux와 RTAI가 리눅스기반의 이중 커널로 개발되었다. RT-Linux의 경우 경성 실시간성을 제공하지만 어셈블러를 사용해야함으로 개발자가 다루기 어려운 단점이 존재한다. 또한 RTAI의 경우 연성 실시간성만을 제공하는 단점이 있다. 이러한 단점을 해결하기 위해 RTiK-Linux를 개발하였다. 본 논문에서는 리눅스에 경성 실시간 특징을 가지며 새로운 이중 커널 구조인 실시간 이식 커널인 RTiK-Linux를 제안한다. 먼저 관련 연구에 대한 소개를 하고, 타이머 설정 값과 거의 일치하는 분해능을 보장하는 설계 방법론을 기술한다. 그리고 경험적 측정으로 얻어진 결과를 보이고, 제안하는 RTiK-Linux를 검증 및 평가하기 위하여 그 결과를 분석한다.

• 정보처리학회논문지A
• /
• 제8A권4호
• /
• pp.429-438
• /
• 2001

GPS(Global Positioning System)는 시간, 기상 상태에 관계없이 지구 전역에서 사용 가능한 가장 이상적인 항법 시스템이다. GPS는 현재 건설, 측량, 환경, 통신과 지능 항체 등 다양한 분야에서 응용되고 있으며, 앞으로 그 활용은 더욱 커질 것이다. 본 논문은 GPS와 관성 항법 시스템(INS ：Inertial Navigation System)을 혼합 구성한 수신보드의 항법 컴퓨터 부에서 동작하는 실시간 운영체제에 대한 설계 및 구현에 관한 것이다. 실시간 운영체제는 항법 컴퓨터 부에서 GPS의 운용 태스크(task)들을 수행하게 된다. 개발된 실시간 운영체제는 GPS 수신기 수행에 최적인 환경을 제공하도록 하며, 사용자로 하여금 고수준의 응용으로 GPS용 프로그램을 개발할 수 있도록 한다. 본 운영체제는 태스크들을 우선 순위 기반으로 처리하는 선점형(preemptive) 스케쥴링 방식을 채택한 운영체제이며, 동적 메모리 관리, 인터럽트, 타이머, IPC 등의 부분으로 구성되어 있다. 논문에는 GPS/INS 통합 보드 시스템의 구조, 운영체제의 구조, 개발 환경, 실시간 운영체제의 성능 평가에 대한 내용들을 기술하였다.

• 한국정보처리학회논문지
• /
• 제4권10호
• /
• pp.2581-2595
• /
• 1997

본 논문에서는 주문형 비디오 서버가 필요로 하는 운영체제의 실시간 스케쥴링 기능을 분석 및 구현하였다. 실시간 스케쥴링 요구 조건은 비디오 데이타 전달 경로에 대한 모델 분석을 통하여 수집되었다. 특히, 병목 현상을 일으키는 하부 시스템이 전체 시스템의 실시간 스케쥴링에 미치는 영향을 분석함으로써 비디오 데이타 처리에 적합한 실시간 스케쥴러 및 프리미티브를 구현하였다. 성능 측정에서는 구현된 실시간 스케쥴러의 보장성을 실험하였다. 측정된 데이타는 프로세스가 가진 대부분의 시간 제약 조건이 만족됨을 보였다. 그러나 인터럽터 방식의 네트워크 프로토콜 처리는 실시간 스케쥴링의 가장 큰 장애 요소이다. 또한, 프로세스 수행 시간 간격을 측정함으로써 비실시간 스케쥴러와 실시간 스케쥴러의 차이점을 비교하였다. 측정된 결과에 의하면 비실시간 스케쥴러을 사용하면 프로세스에 할당되는 프로세서 시간을 예측하기 어렵기 때문에 효율적인 비디오 서비스를 위해서는 반드시 실시간 스케쥴러가 사용되어야 함을 보였다.

• 한국정보통신학회논문지
• /
• 제26권9호
• /
• pp.1405-1411
• /
• 2022

고성능 프로세서와 같은 하드웨어의 발전이 계속됨에 따라 임베디드 환경에서 전력관리는 여전히 중요한 문제이다. DVFS와 같은 전력관리방식은 네트워크 통신과 같은 폴링 기반의 입출력 프로그램에서 효율적인 전력관리를 위해 적응형 방식으로 CPU 주파수를 조절한다. 본 논문에서는 기존 전력관리방식에서의 문제점을 제시하고 새로운 전력관리 방식을 제안한다. 이를 통해 데이터 수신의 빈도가 낮은 상황에서는 폴링 주기를 늘려 전력소모를 줄일 수 있고, 반대로 데이터 수신이 빈번한 상황에서는 최대주파수로 동작하여 성능저하없이 동작 할 수 있다. 이를 임베디드 보드상에 코드계층으로 구현하고 Atmel사의 Power Debugger를 통해 실험 관찰한 결과 제안한 방식은 기존의 전력관리방식과 비교하여 전력소모에서 최대 30%의 성능향상을 보였다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.