• 한국항공우주학회지
• /
• 제42권12호
• /
• pp.1065-1072
• /
• 2014

우주용 GPS 수신기에 널리 사용되었으나 단종된 GP2021 소자를 대체하기 위해, GPS 디지털 신호 처리부인 SIGP-1001을 개발하였다. GP2021 소자와 동일한 운용조건에서 수행한 각종 실험을 통해 SIGP-1001의 성능이 GP2021 소자의 성능과 유사함을 확인하였고, 그 결과 SIGP-1001으로 GP2021 소자를 충분히 대체 가능한 것으로 판단하였다. FPGA IP(Field Programmable Gate Array Intellectual Property) 형태로 개발한 SIGP-1001을 우주급 FPGA에 적용하면 GP2021 소자를 사용하였을 경우에 비해 신뢰성 향상이 가능하며, 위성 추적 채널 수 추가 등의 기능 확장을 통한 성능 개선이 가능하다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.34-44
• /
• 2006

시스템 온 칩(SoC) 설계에서는 설계 시간을 줄이기 위해서 미리 검증된 IP(Intellectual Property) 하드웨어 블록을 사용한다. 서로 다른 통신 프로토콜을 사용하는 IP간의 연결을 위해서는 인터페이스 회로가 필요하다. SoC 설계에는 인터페이스 회로 설계가 빈번하게 발생하며, 오류발생 가능성이 높다. 따라서 인터페이스 회로의 자동생성이 필요하다. IP의 통신 프로토콜을 입력으로 인터페이스 회로를 생성하는 여러 연구가 진행되어 왔다. 그러나 IP의 통신 프로토콜만으로는 인터페이스 회로를 생성하기 어려운 경우가 있다. 주소를 사용하는 IP와 주소를 사용하지 않는 IP간 연결, 주소/데이터가 여러 포트로 전송되는 IP와 하나의 포트로 전송되는 IP간 연결, 매 전송마다 주소와 데이터가 함께 전송되는 IP와 하나의 시작주소에 여러 데이터가 전송되는 IP간의 연결 등에서는 기존 방법에 의한 인터페이스 회로의 자동 생성이 어렵다. 그것은 기존의 방법들이 IP 특성에 따른 범주 구분과, 특성간의 대응에 따라 합성 알고리즘도 변해야 함을 고려하지 않았기 때문이다. 본 논문에서는 IP의 통신프로토콜 특성에 따라 범주를 나누고, 어떤 특성을 갖는 IP의 연결인 지에 따라 인터페이스 합성 알고리즘이 이를 고려할 수 있도록 하였다. 실험에서는 다양한 특성을 갖는 IP 간 연결을 위한 인터페이스 회로를 생성하고 검증했음을 보인다.

• 한국통신학회논문지
• /
• 제35권2C호
• /
• pp.182-192
• /
• 2010

본 논문은 이진 영상 압축 표준인 JBIG2의 주요 구성모듈을 하드웨어 IP(Intellectual Property)로 설계 구현을 제안한다. JBIG2가 표준화된 이후 차세대 FAX 하드웨어 개발을 용이하게 하기 위하여 JBIG2 부호화기의 주요 모듈인 심볼 추출부, 허프만 부호화기, MMR 부호화기, MQ 산술부호화기를 하드웨어 IP로 합성하였다. VHDL코드 생성 및 합성을 위해서 ImpulseC Codeveloper와 Xilinx ISE/EDK 프로그램을 사용하였다. 심볼추출시 메모리의 사용을 최소화하기 위해 문서를 128라인씩 분할하여 처리하도록 설계하였다. 합성된 IP들은 Xilinx사의 ML410 개발보드의 Virtex-4 FX60 FPGA에 다운로드하여 성능평가를 수행하였다. 4개의 IP가 FPGA에서 차지하는 면적은 전체 slice의 36.7%를 차지하였다. 동작 검증을 위해 Active HDL 툴을 이용하여 각 IP에 대한 파형 검증을 수행한 결과 정상 동작함을 확인하였다. 아울러 ML410 개발보드 상에서 Microblaze CPU를 이용해 소프트웨어로만 수행한 경우와 동작 속도를 비교 한 결과, 구현된 IP들은 심볼 추출부는 17배, 허프만 부호화기는 10배, MMR 부호화기는 6배, MQ 산술부호화기는 2.2배 이상의 빠른 처리 속도를 나타내었다. 구현된 하드웨어 IP와 연동된 소프트웨어 모듈로 표준 CCITT문서를 압축한 결과 정상적으로 동작함을 확인하였다.

• 품질경영학회지
• /
• 제42권3호
• /
• pp.477-496
• /
• 2014

Purpose: This paper has examined the impact of open innovation business model in technology commercialization with the data from 30 companies of manufacturing firms in South Korea. Methods: The findings provide support for distinguishing five hypotheses relating to development time, IP management, sales, firm size and R&D intensity. To test the hypotheses, data were collected using via e-mail and fax. Small and medium-sized (less than 300 employees) and large industrial firms were chosen for this study. Results: The result shows that openness in its business model is positively associated with successful technology commercialization. Conclusion: The major findings and the implications are: First, as the business model gets more open, development period of technology will be more favorable which gets benefit from rising costs of innovation. Second, as the business model gets more open, large portion of sales are created from new products. Thus, the problem of shorter product life in the market which affects large portion of market revenue can be solved through an open business model. Third, in general, R&D intensity, firm size and the level of IP management affect determination of business model types. The findings also suggest that companies need to increasingly address their external technology exploitation process instead of focusing on their internal innovation processes.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1323-1332
• /
• 2005

EAP (Extensible authentication protocol) 프로토콜은 사실, IP 기반 위에서 다양한 유무선 접속 환경에 맞는 여러 가지 인증/키설정 (authentication and key establishment) 프로토콜을 수용할 수 있게 해주는 일종의 큰 틀이라고 할 수 있다. EAP와 함께 쓰일 수 있는 다양한 인증/키설정 프로토콜이 IETF에서 표준화되고 있고, 실제 환경에서 쓰이고 있다. 본 논문은, 이들 프로토콜 중에서 대표적인 것들 여섯 개를 골라서 비교 분석하고, 일부 유력한 패스워드 방식 인증/키설정 프로토콜을 둘러싼 지적재산권 분쟁의 여지에 대하여 기술적 해석을 시도하였으며, 이용환경 관점에서 어떤 취사 선택을 해야 할 것인가를 결론부분에서 제안하였다.

• 디지털융복합연구
• /
• 제14권3호
• /
• pp.83-94
• /
• 2016

본 연구는 중소기업의 기술이전에 영향을 미치는 결정인자가 무엇인지를 분석하여 중소기업의 융복합 경영 전략을 수립하기 위한 기초자료를 제공하기 위한 것이 목적이다. 중소기업을 대상으로 한 2008년부터 2012년까지 기술이전 사례를 지식재산거래정보시스템 등에서 기술거래 데이터를 수집하여 중소기업 기술이전의 결정요인을 로지스틱 회귀분석을 통해 분석하였으며 그 연구결과는 다음과 같다. 첫째, 중소기업 기술이전의 경우 해당 기술 발명자의 수가 많을수록 기술이전의 성공에 긍정적인 영향을 미치는 것으로 나타났고 둘째, 해당 기술의 청구항의 수가 많아질수록 기술이전의 성공률이 제고되었고 셋째, 해당 기술에 대한 피인용문헌의 수가 많을수록 중소기업의 기술이전 성과와 정의 관계가 있는 것으로 나타났다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.62-65
• /
• 2011

FPGA는 대용량의 게이트를 지원하는 하드웨어를 프로그램 할 수 있는 디바이스이다. ASIC을 위해 설계된 로직은 칩으로 제조되기 전에 검증 과정을 거친다. 이 검증 과정에서 시뮬레이션의 한계를 극복하기 위해 FPGA를 사용한 에뮬레이션 방법을 많이 채택한다. 에뮬레이션 과정에서 ASIC의 동작 속도로 검증하는 것이 바람직하지만 FPGA의 특성상 ASIC과 같은 속도로 동작하기는 쉽지 않은 것이 현실이다. 본 논문에서는 HDL 코딩 방법에 따른 FPGA의 성능 민감도를 실험하였다. 실험 및 평가를 위해 다양한 알고리즘을 가진 가산기를 이용하였고 각 가산기 종류와 비트수에 따라 Verilog-HDL을 이용하여 코딩하였으며 대표적인 FPGA 제조사(Altera와 Xilinx)별, 디바이스별로 동작 속도와 자원 사용량을 측정하였다. 실험 결과 FPGA 제조사별로 다른 경향을 보임을 확인하였다. 성능 면에서는 비트별로 다소 차이는 있지만 Altera 디바이스에서는 Ripple Carry, Carry Lookahead 가산기보다 Prefix 가산기의 성능이 우수하게 나왔다. Xilinx 디바이스에서는 예상과 달리 가산기들 사이의 성능 차이가 크게 나지 않았으며 Ripple Carry, Carry Lookahead 가산기가 Prefix 가산기보다 높은 성능을 보이는 경우도 있었다. 비용 면에서는 디바이스별로 큰 차이가 나지 않았으며 ASIC과 비슷한 성능 민감도를 보였다. 그리고 각 제조사에서 제공하는 IP(Intellectual Property) Core를 사용했을 경우는 대부분의 디바이스에서 우수한 성능을 보여 주었다. TSMC 90nm 공정 기술로 제작한 ASIC과 IP Core를 비교했을 때는 ASIC의 성능이 4배 정도 우수한 것으로 나타났다.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2365-2373
• /
• 2011

본 논문은 고속화, 소형화 및 저전력을 요구하는 모바일 기기 및 디지털 카메라에 알맞은 실시간 얼굴 검출 하드웨어 IP(Intellectual Property)를 제안한다. 제안한 얼굴 검출 시스템은 검출 성능의 주요 원인인 조명 변화나 얼굴 크기, 다양한 얼굴 각도에 강인한 얼굴 검출을 수행한다. 입력 영상에 대해 조명 변화에 강인한 특성을 가지는 LBP(Local Binary Pattern) 변환을 거치고 Adaboost 알고리즘을 이용하여 다양한 얼굴 각도에 대해 미리 학습시킨 얼굴 특징 정보를 바탕으로 얼굴을 검출한다. 입력 영상 QVGA($320{\times}240$) 크기에서 최대 36개의 얼굴 검출 가능하며 Verilog-HDL을 사용하여 하드웨어로 설계하였다. 또한 FPGA 검증을 위해 Xilinx사의 Virtex5 XC5VLX330 FPGA 보드와 HD급 CMOS 이미지 센서(CIS)를 사용하여 하드웨어 구현을 검증하였다.

• 한국게임학회 논문지
• /
• 제16권5호
• /
• pp.159-168
• /
• 2016

<포켓몬GO>는 나이언틱랩스와 닌텐도가 협력하여 만든 증강현실게임이다. 이 게임은 위치 정보, 스마트폰의 영상인식 기술, GPS의 위치 추적 기술 등이 응용되는 증강현실기술과 <포켓몬스터>라는 걸출한 IP가 융합되어 만들어진 새로운 형태의 AR형 RPG다. <포켓몬GO>가 세계적으로 주목 받고 있는 성공요인은 AR기술과의 융합에 있지만, 그보다 더 중요한 것은 20년 동안 스토리를 성장시켜 온 <포켓몬스터>의 활용에 있다는 사실을 확인하였다. 따라서 <포켓몬GO>의 인기요인은 전통문화원형을 활용한 인문학적 상상력과 AR게임기술의 공학적 상상력이 어우러지는 융합콘텐츠의 성공적인 스토리텔링의 결과라는 사실을 인식할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.659-662
• /
• 2005

A parameterized FFT/IFFT core generator (PFFT_CoreGen) is designed, which can be used as an essential IP (Intellectual Property) in various OFDM modem designs. The PFFT_CoreGen generates Verilog-HDL models of FFT cores in the range of 64 ${\sim}$ 2048-point. To optimize the performance of the generated FFT cores, the PFFT_CoreGen can select the word-length of input data, internal data and twiddle factors in the range of 8-b ${\sim}$ 24-b. Some design techniques for low-power design are considered from algorithm level to circuit level.